Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi?

Hierdie artikel fokus op die PCB ontwerpers wat IP gebruik, en verder hulpmiddels vir die beplanning en routering van topologie om IP te ondersteun, voltooi vinnig die hele PCB -ontwerp. Soos u uit figuur 1 kan sien, is die ontwerpingenieur se verantwoordelikheid om die IP te verkry deur ‘n klein aantal nodige komponente op te lê en kritieke verbindingspaaie tussen hulle te beplan. Sodra die IP verkry is, kan die IP -inligting verskaf word aan PCB -ontwerpers wat die res van die ontwerp doen.

ipcb

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 1: Ontwerpingenieurs kry IP, PCB -ontwerpers gebruik verder topologiebeplanning en bedradinginstrumente om IP te ondersteun, voltooi die hele PCB -ontwerp vinnig.

In plaas daarvan om ‘n proses van interaksie en herhaling tussen ontwerpingenieurs en PCB -ontwerpers te ondergaan om die regte ontwerpvoorneme te kry, kry die ontwerpingenieurs reeds hierdie inligting en die resultate is redelik akkuraat, wat PCB -ontwerpers baie help. In baie ontwerpe doen ontwerpingenieurs en PCB -ontwerpers interaktiewe uitleg en bedrading, wat waardevolle tyd aan beide kante verg. Histories is interaktiwiteit nodig, maar tydrowend en ondoeltreffend. Die aanvanklike plan wat deur die ontwerpingenieur verskaf is, kan slegs ‘n handmatige tekening wees sonder die regte komponente, buswydte of penuitsette.

Terwyl ingenieurs wat topologiebeplanningstegnieke gebruik, die uitleg en onderlinge verbindings van sommige komponente kan vasstel namate PCB -ontwerpers by die ontwerp betrokke raak, kan die ontwerp die uitleg van ander komponente vereis, ander IO- en busstrukture en alle onderlinge verbindings vaslê.

PCB -ontwerpers moet topologiebeplanning aanneem en interaksie hê met aangelegde en onbedekte komponente om optimale uitleg en interaksiebeplanning te bewerkstellig, en sodoende die doeltreffendheid van PCB -ontwerp te verbeter.

Nadat kritieke gebiede met ‘n hoë digtheid uitgelê is en die topologiebeplanning verkry is, kan die uitleg voltooi word voor die finale topologiebeplanning. Daarom moet sommige topologiepaaie moontlik met die bestaande uitleg werk. Alhoewel hulle van laer prioriteit is, moet hulle steeds verbind word. So is ‘n deel van die beplanning gegenereer rondom die uitleg van die komponente. Boonop kan hierdie vlak van beplanning meer detail verg om ander seine die nodige prioriteit te gee.

Gedetailleerde topologiebeplanning

Figuur 2 toon ‘n gedetailleerde uitleg van die komponente nadat dit uitgelê is. Die bus het altesaam 17 bisse en het ‘n redelik goed georganiseerde seinstroom.

 

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 2: Netwerklyne vir hierdie busse is die gevolg van topologiebeplanning en -uitleg met ‘n hoër prioriteit.

Om hierdie bus te beplan, moet PCB -ontwerpers bestaande hindernisse, reëls vir laagontwerp en ander belangrike beperkings in ag neem. Met hierdie toestande in gedagte, het hulle ‘n topologiepad vir die bus opgestel, soos getoon in figuur 3.

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 3: Die beplande bus.

In figuur 3 lê detail “1” die komponentpenne op die boonste laag “rooi” vir die topologiese pad wat van die komponentpenne tot by detail “2” lei. Die ongekapte oppervlakte wat vir hierdie deel gebruik word, en slegs die eerste laag word geïdentifiseer as die bekabelinglaag. Dit lyk voor die hand liggend vanuit ‘n ontwerpoogpunt, en die routeringsalgoritme gebruik die topologiese pad met die boonste laag wat aan rooi gekoppel is. Sommige struikelblokke kan die algoritme egter van ander laagroeteringsopsies voorsien voordat hierdie spesifieke bus outomaties gelei word.

Aangesien die bus in die eerste laag in spore georganiseer is, begin die ontwerper om die oorgang na die derde laag in detail 3 te beplan, met inagneming van die afstand wat die bus oor die hele PCB aflê. Let daarop dat hierdie topologiese pad op die derde laag wyer is as die boonste laag as gevolg van die ekstra ruimte wat nodig is om die impedansie te akkommodeer. Boonop spesifiseer die ontwerp die presiese ligging (17 gate) vir die laagomskakeling.

Aangesien die topologiese pad die regter-middelste gedeelte van Figuur 3 volg tot by detail “4”, moet baie enkel-bis T-vormige aansluitings uit die topologiese padverbindings en individuele komponentpenne getrek word. Die keuse van die PCB -ontwerper is om die grootste deel van die verbindingsvloei op laag 3 en na ander lae te hou om komponentpenne aan te sluit. So het hulle ‘n topologie-area geteken om die verbinding van die hoofbundel met laag 4 (pienk) aan te dui, en hierdie enkel-bis T-vormige kontakte het met laag 2 gekoppel en dan met ander apparaatgate verbind met die apparaatpenne.

Topologiese paaie gaan voort op vlak 3 om ‘5’ te beskryf om aktiewe toestelle aan te sluit. Hierdie verbindings word dan van die aktiewe penne gekoppel aan ‘n aftrekweerstand onder die aktiewe toestel. Die ontwerper gebruik ‘n ander topologiegebied om verbindings van laag 3 na laag 1 te reguleer, waar die komponentpenne in aktiewe toestelle en aftrekweerstands verdeel word.

Hierdie vlak van gedetailleerde beplanning het ongeveer 30 sekondes geneem om te voltooi. Sodra hierdie plan vasgelê is, wil die PCB -ontwerper dalk dadelik verdere topologieplanne roete of skep, en dan alle topologieplanne voltooi met outomatiese routing. Minder as 10 sekondes vanaf die voltooiing van die beplanning tot die resultate van outomatiese bedrading. Die snelheid maak nie regtig saak nie, en dit is eintlik ‘n vermorsing van tyd as die ontwerper se voornemens geïgnoreer word en die outomatiese bedradingskwaliteit swak is. Die volgende diagramme toon die resultate van outomatiese bedrading.

Topologie routing

Alle linkerdrade vanaf die komponentpenne is links bo geleë op laag 1, soos uitgedruk deur die ontwerper, en saamgepers tot ‘n digte busstruktuur, soos getoon in besonderhede “1” en “2” in figuur 4. Die oorgang tussen vlak 1 en vlak 3 vind in detail “3” plaas en neem die vorm aan van ‘n baie ruimte-in beslag neemende gat. Weer word die impedansiefaktor in ag geneem, sodat die lyne wyer en meer gespasieer is, soos voorgestel deur die werklike breedtepad.

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 4: Resultate van routing met topologieë 1 en 3.

Soos in detail “4” in figuur 5 getoon, word die topologiepad groter as gevolg van die noodsaaklikheid om gate te gebruik om enkel-bits T-tipe aansluitings te akkommodeer. Hier weerspieël die plan weer die ontwerper se voorneme vir hierdie enkele-bit T-tipe uitruilpunte, bedrading van laag 3 na laag 4. Boonop is die spoor op die derde laag baie styf, alhoewel dit ‘n bietjie uitbrei by die insteekgat, word dit gou weer styf nadat dit deur die gat gegaan het.

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 5: Resultaat van routing met detail 4 topologie.

Figuur 6 toon die resultaat van outomatiese bedrading by detail “5”. Aktiewe toestelverbindings op laag 3 vereis omskakeling na laag 1. Die deurgate is netjies bo die komponentpenne gerangskik, en die laag 1-draad word eers aan die aktiewe komponent gekoppel en dan aan die laag 1-aftrekweerstand.

Hoe kan PCB -ontwerpers topologiebeplanning en bedradinginstrumente gebruik om PCB -ontwerp vinnig te voltooi

Figuur 6: Die resultaat van routing met die detail 5 topologie.

Die gevolgtrekking van die voorbeeld hierbo is dat die 17 bisse in vier verskillende toesteltipes uiteengesit word, wat die ontwerpers se bedoeling vir laag- en padrigting verteenwoordig, wat in ongeveer 30 sekondes vasgelê kan word. Dan kan outomatiese bedrading van hoë gehalte uitgevoer word, die vereiste tyd is ongeveer 10 sekondes.

Deur die vlak van abstraksie van bedrading tot topologiebeplanning te verhoog, word die totale verbindingstyd aansienlik verminder, en ontwerpers het ‘n baie duidelike begrip van digtheid en die potensiaal om die ontwerp te voltooi voordat die onderlinge verbinding begin, soos waarom die bedrading op hierdie punt in die die ontwerp? Waarom nie met die beplanning voortgaan en bedrading agterin byvoeg nie? Wanneer word die volledige topologie beplan? As bogenoemde voorbeeld oorweeg word, kan die abstraksie van een plan saam met ‘n ander plan gebruik word, eerder as met 17 afsonderlike netwerke met baie lynsegmente en baie gate in elke netwerk, ‘n konsep wat veral belangrik is by die oorweging van ‘n Engineering Change Order (ECO) .

Ingenieurswysigingsbevel (ECO)

In die volgende voorbeeld is die FPGA -penuitset onvolledig. Die ontwerpingenieurs het die PCB -ontwerpers hiervan in kennis gestel, maar om skedule -redes moet hulle die ontwerp so ver moontlik vorder voordat die FPGA -penuitset voltooi is.

In die geval van bekende penuitset, begin PCB -ontwerper om die FPGA -ruimte te beplan, en terselfdertyd moet die ontwerper die leidrade van ander toestelle na FPGA oorweeg. Die IO was beplan om aan die regterkant van die FPGA te wees, maar nou is dit aan die linkerkant van die FPGA, wat veroorsaak dat die penuitset heeltemal verskil van die oorspronklike plan. Omdat ontwerpers op ‘n hoër vlak van abstraksie werk, kan hulle hierdie veranderinge akkommodeer deur die oorhoofse koste van die verwydering van alle bedrading rondom die FPGA te verwyder en te vervang met topologie -padwysigings.

Dit is egter nie net FPGas wat geraak word nie; Hierdie nuwe penuitsette beïnvloed ook die leidrade wat uit die verwante toestelle kom. Die einde van die pad beweeg ook om die plat-ingekapselde lei-ingangspad te akkommodeer; Andersins word kabels met gedraaide paar gedraai, wat waardevolle ruimte op die PCB met ‘n hoë digtheid vermors. Om vir hierdie stukkies te draai, verg ekstra ruimte vir bedrading en perforasies, wat aan die einde van die ontwerpfase moontlik nie bereik kan word nie. As die skedule nou was, sou dit onmoontlik wees om al hierdie roetes aan te pas. Die punt is dat topologiebeplanning ‘n hoër abstraksievlak bied, dus die implementering van hierdie ECO’s is baie makliker.

Die outomatiese routeringsalgoritme wat die voorneme van die ontwerper volg, stel ‘n kwaliteitsprioriteit bo ‘n kwantiteitsprioriteit. As ‘n kwaliteitsprobleem geïdentifiseer word, is dit heeltemal reg om die verbinding te laat misluk eerder as om ‘n bedrading van swak gehalte te produseer, om twee redes. Eerstens is dit makliker om ‘n mislukte verbinding aan te sluit as om hierdie bedrading skoon te maak met slegte resultate en ander bedrading wat bedrading outomatiseer. Tweedens word die voorneme van die ontwerper uitgevoer en die ontwerper moet die kwaliteit van die verbinding bepaal. Hierdie idees is egter slegs nuttig as die verbindings van mislukte bedrading relatief eenvoudig en gelokaliseer is.

‘N Goeie voorbeeld is die onvermoë van ‘n kabel om 100% beplande verbindings te bewerkstellig. In plaas daarvan om kwaliteit in te boet, laat die beplanning misluk, en laat ‘n paar onaangeslote bedrading agter. Alle drade word deur topologiebeplanning gelei, maar nie almal lei tot komponentpenne nie. Dit verseker dat daar ruimte is vir mislukte verbindings en bied ‘n relatief maklike verbinding.

Hierdie artikel opsomming

Topologiebeplanning is ‘n instrument wat werk met ‘n digitale gesignaliseerde PCB -ontwerpproses en is maklik toeganklik vir ontwerpingenieurs, maar dit het ook spesifieke ruimtelike, laag- en verbindingsvloei -vermoëns vir komplekse beplanningsoorwegings. PCB -ontwerpers kan die topologiebeplanningshulpmiddel aan die begin van die ontwerp gebruik of nadat die ontwerpingenieur hul IP verkry het, afhangende van wie hierdie buigsame hulpmiddel gebruik om die beste by hul ontwerpomgewing te pas.

Topologiekabels volg eenvoudig die ontwerpers se plan of bedoeling om hoëkabelresultate van hoë gehalte te lewer. Topologiebeplanning, as dit met ECO gekonfronteer word, is baie vinniger om te werk as afsonderlike verbindings, en stel die topologie -kabel dus in staat om ECO vinniger aan te neem, wat vinnige en akkurate resultate lewer.