Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. PCB lövhəsində siqnal izlərinin qatlarını dəyişməməyə çalışın, yəni lazımsız vialardan istifadə etməməyə çalışın.

4. Güc və torpaq sancaqları yaxınlıqda qazılmalı və keçid ilə pin arasındakı qurğu mümkün qədər qısa olmalıdır, çünki onlar endüktansı artıracaqlar. Eyni zamanda, empedansı azaltmaq üçün güc və torpaq ötürücüləri mümkün qədər qalın olmalıdır.

5. Siqnal üçün ən yaxın döngəni təmin etmək üçün siqnal qatının vidalarına yaxın bir neçə əsaslı vida qoyun. Hətta PCB lövhəsinə çoxlu sayda lazımsız yer vidaları yerləşdirmək mümkündür. Əlbəttə ki, dizayn çevik olmalıdır. Əvvəllər müzakirə edilən via modeli, hər bir təbəqədə yastıqların olduğu haldır. Bəzən bəzi təbəqələrin yastıqlarını azalda və ya hətta çıxara bilərik. Xüsusilə viyaların sıxlığı çox yüksək olduqda, bu, mis təbəqədə ilgəyi ayıran bir qırılma yivinin meydana gəlməsinə səbəb ola bilər. Bu problemi həll etmək üçün, biz yolun mövqeyini dəyişdirməklə yanaşı, mis təbəqənin üzərinə də yerləşdirməyi düşünə bilərik. Yastıq ölçüsü azaldılır.