Как дизайнерите на печатни платки могат да използват инструменти за планиране на топология и окабеляване за бързо завършване на дизайна на печатни платки?

Тази статия се фокусира върху PCB дизайнерите, използващи IP, и по -нататъшно използване на инструменти за планиране на топология и маршрутизиране в подкрепа на IP, бързо завършват целия дизайн на печатни платки. Както можете да видите от фигура 1, отговорността на проектанта е да получи IP чрез поставяне на малък брой необходими компоненти и планиране на критични взаимосвързани пътища между тях. След като се получи IP, информацията за IP може да бъде предоставена на дизайнерите на печатни платки, които правят останалата част от дизайна.

Как дизайнерите на печатни платки могат да използват инструменти за планиране на топология и окабеляване за бързо завършване на дизайна на печатни платки

Фигура 1: Инженерите по проектиране получават IP, дизайнерите на печатни платки допълнително използват инструменти за планиране на топология и окабеляване, за да поддържат IP, бързо завършвайки целия дизайн на печатни платки.

Вместо да се налага да преминават през процес на взаимодействие и итерация между инженерите -дизайнери и дизайнерите на печатни платки, за да получат правилното намерение за проектиране, инженерите -дизайнери вече получават тази информация и резултатите са доста точни, което много помага на дизайнерите на печатни платки. В много проекти дизайнерите и дизайнерите на печатни платки правят интерактивно оформление и окабеляване, което отнема ценно време от двете страни. В исторически план интерактивността е необходима, но отнема много време и е неефективна. Първоначалният план, предоставен от инженера по проектиране, може да бъде просто ръчно чертеж без подходящи компоненти, ширина на шината или изходни сигнали на щифтове.

Докато инженерите, използващи техники за планиране на топология, могат да уловят оформлението и взаимовръзките на някои компоненти, докато дизайнерите на печатни платки се включват в проектирането, проектирането може да изисква оформлението на други компоненти, улавяне на други IO и шинни структури и всички взаимовръзки.

Дизайнерите на печатни платки трябва да приемат топологично планиране и да взаимодействат с изложени и неположени компоненти, за да постигнат оптимално оформление и планиране на взаимодействие, като по този начин подобрят ефективността при проектирането на печатни платки.

След като се изложат критични зони и зони с висока плътност и се получи планирането на топологията, оформлението може да бъде завършено преди окончателното планиране на топологията. Следователно някои пътища на топология може да се наложи да работят със съществуващото оформление. Въпреки че са с по -нисък приоритет, те все още трябва да бъдат свързани. Така част от планирането е генерирана около оформлението на компонентите. В допълнение, това ниво на планиране може да изисква повече подробности, за да се даде необходимия приоритет на други сигнали.

Подробно планиране на топологията

Фигура 2 показва подробно оформление на компонентите, след като са подредени. Шината има общо 17 бита и те имат доста добре организиран поток от сигнали.

Фигура 2: Мрежовите линии за тези шини са резултат от планиране на топология и оформление с по -висок приоритет.

За да планират тази шина, дизайнерите на печатни платки трябва да вземат предвид съществуващите бариери, правилата за проектиране на слоеве и други важни ограничения. Имайки предвид тези условия, те очертаха топологичен път за шината, както е показано на фигура 3.

Фигура 3: Планираният автобус.

На фигура 3 детайл „1“ излага компонентните щифтове на горния слой на „червено“ за топологичния път, водещ от изводите на компонентите до детайл „2“. Некапсулираната област, използвана за тази част, и само първият слой е идентифициран като кабелен слой. Това изглежда очевидно от гледна точка на дизайна и алгоритъмът за маршрутизиране ще използва топологичния път с горния слой, свързан с червено. Някои пречки обаче могат да предоставят на алгоритъма други опции за маршрутизиране на слоя, преди автоматично да маршрутизират тази конкретна шина.

Тъй като шината е организирана в тесни следи на първия слой, дизайнерът започва да планира прехода към третия слой на детайл 3, като взема предвид разстоянието, което автобусът изминава по цялата печатна платка. Имайте предвид, че този топологичен път на третия слой е по -широк от горния слой поради допълнителното пространство, необходимо за приспособяване на импеданса. В допълнение, дизайнът определя точното местоположение (17 дупки) за преобразуване на слоя.

Тъй като топологичната пътека следва дясната централна част на Фигура 3 до детайл „4“, много еднобитови Т-образни кръстовища трябва да бъдат изтеглени от връзките на топологичната пътека и отделните компонентни щифтове. Изборът на дизайнера на печатни платки е да запази по -голямата част от потока на свързване на слой 3 и до други слоеве за свързване на компонентни щифтове. Затова те нарисуваха област на топология, за да посочат връзката от основния пакет към слой 4 (розово), и накараха тези еднобитови Т-образни контакти да се свържат със слой 2 и след това да се свържат с щифтовете на устройството, използвайки други проходни отвори.

Топологичните пътища продължават на ниво 3 до детайл „5“ за свързване на активни устройства. След това тези връзки се свързват от активните щифтове към падащ резистор под активното устройство. Проектантът използва друга област на топология, за да регулира връзките от слой 3 към слой 1, където компонентните щифтове са разделени на активни устройства и падащи резистори.

Това ниво на подробно планиране отне около 30 секунди, за да завърши. След като този план бъде уловен, дизайнерът на печатни платки може да поиска незабавно да насочи или създаде допълнителни топологични планове и след това да завърши всички топологични планове с автоматично маршрутизиране. По -малко от 10 секунди от завършването на планирането до резултатите от автоматичното окабеляване. Скоростта всъщност няма значение и всъщност е загуба на време, ако намеренията на дизайнера се игнорират и качеството на автоматичното окабеляване е лошо. Следните диаграми показват резултатите от автоматичното окабеляване.

Топологично маршрутизиране

Започвайки в горния ляв ъгъл, всички проводници от компонентните щифтове са разположени на слой 1, както е изразено от дизайнера, и са компресирани в плътна шина, както е показано в подробности „1“ и „2“ на фигура 4. Преходът между ниво 1 и ниво 3 се извършва в детайли „3“ и е под формата на много отнемаща пространство отвор. Отново се взема предвид коефициентът на импеданса, така че линиите са по -широки и по -раздалечени, представени от действителната ширина.

Фигура 4: Резултати от маршрутизиране с топологии 1 и 3.

Както е показано подробно „4“ на Фигура 5, пътят на топологията става по-голям поради необходимостта от използване на отвори за настаняване на еднобитови Т-типа кръстовища. Тук планът отново отразява намерението на дизайнера за тези еднобитови точки за обмен от Т-тип, окабеляване от слой 3 до слой 4. В допълнение, следата на третия слой е много стегната, въпреки че се разширява малко в отвора за вмъкване, скоро след това преминава през дупката.

Фигура 5: Резултат от маршрутизиране с детайл 4 топология.

Фигура 6 показва резултата от автоматичното окабеляване на детайл „5“. Активните връзки на устройства на слой 3 изискват преобразуване в слой 1. Проходните отвори са подредени добре над щифтовете на компонентите, а проводникът на слой 1 е свързан първо към активния компонент, а след това към издърпващия резистор на слой 1.

Фигура 6: Резултатът от маршрутизиране с детайл 5 топология.

Заключението на горния пример е, че 17 -те бита са детайлизирани в четири различни типа устройства, представляващи намерението на дизайнера за слой и посока на пътя, които могат да бъдат уловени за около 30 секунди. След това може да се извърши висококачествено автоматично окабеляване, необходимото време е около 10 секунди.

Чрез повишаване на нивото на абстракция от окабеляване до планиране на топология, общото време за свързване се намалява значително и дизайнерите имат наистина ясно разбиране за плътността и потенциала да завършат дизайна преди началото на взаимосвързаността, например защо да продължите окабеляването на този етап в Дизайнът? Защо не продължите с планирането и добавите окабеляване отзад? Кога ще бъде планирана пълната топология? Ако се вземе предвид горният пример, абстракцията на един план може да се използва с друг план, а не със 17 отделни мрежи с много сегменти на линии и много дупки във всяка мрежа, концепция, която е особено важна при разглеждане на заповед за инженерна промяна (ECO) .

Поръчка за инженерни промени (ECO)

В следния пример изходът на FPGA извода е непълен. Инженерите по проектиране са информирали дизайнерите на печатни платки за този факт, но поради съображения за график, те трябва да усъвършенстват дизайна, доколкото е възможно, преди изходът на FPGA извода да бъде завършен.

В случай на известен изход на изводи, дизайнерът на печатни платки започва да планира FPGA пространството и в същото време дизайнерът трябва да обмисли проводниците от други устройства към FPGA. Планира се IO да бъде от дясната страна на FPGA, но сега е от лявата страна на FPGA, което води до изхода на щифта да бъде напълно различен от първоначалния план. Тъй като дизайнерите работят на по -високо ниво на абстракция, те могат да се съобразят с тези промени, като премахнат режийните разходи за преместване на цялото окабеляване около FPGA и го заменят с модификации на топологията.

Не само FPGas са засегнати; Тези нови изводи за контакти също влияят на изводите, излизащи от свързаните устройства. Краят на пътеката също се движи, за да побере плоския капсулиран път за въвеждане на олово; В противен случай кабелите с усукана двойка ще бъдат усукани, губейки ценно място върху печатната платка с висока плътност. Усукването за тези битове изисква допълнително пространство за окабеляване и перфорации, което може да не бъде изпълнено в края на фазата на проектиране. Ако графикът беше стегнат, би било невъзможно да се направят такива корекции на всички тези маршрути. Въпросът е, че планирането на топологията осигурява по -високо ниво на абстракция, така че прилагането на тези ЕКО е много по -лесно.

Алгоритъмът за автоматично маршрутизиране, който следва намерението на дизайнера, задава приоритет на качеството пред приоритет на количеството. Ако се установи проблем с качеството, е напълно правилно да се остави връзката да се провали, вместо да се произвежда некачествено окабеляване, по две причини. Първо, по -лесно е да свържете неуспешна връзка, отколкото да почистите това окабеляване с лоши резултати и други операции по окабеляване, които автоматизират окабеляването. Второ, намерението на дизайнера се осъществява и дизайнерът се оставя да определи качеството на връзката. Тези идеи обаче са полезни само ако връзките на неуспешното окабеляване са относително прости и локализирани.

Добър пример е невъзможността на кабел да постигне 100% планирани връзки. Вместо да жертвате качеството, позволете на някои планиране да се провалят, оставяйки някои несвързани кабели след себе си. Всички проводници се пренасочват чрез планиране на топологията, но не всички водят до компонентни щифтове. Това гарантира, че има място за неуспешни връзки и осигурява относително лесна връзка.

Резюме на тази статия

Планирането на топологията е инструмент, който работи с процес на проектиране на цифрово сигнализирана печатна платка и е лесно достъпен за инженерите по проектиране, но също така има специфични възможности за пространствено, слоево и поточно свързване за сложни съображения за планиране. Дизайнерите на печатни платки могат да използват инструмента за планиране на топологията в началото на проектирането или след като инженерът по проектиране получи своя IP, в зависимост от това кой използва този гъвкав инструмент, за да отговаря най -добре на тяхната среда за проектиране.

Кабелните кабели на топологията просто следват плана или намерението на дизайнера да осигурят висококачествени кабелни резултати. Планирането на топологията, когато е изправено пред ECO, е много по -бързо да се работи от отделни връзки, като по този начин дава възможност на кабела на топологията да приеме ECO по -бързо, осигурявайки бързи и точни резултати.