Ovaj rad fokusira se na PCB dizajneri koji koriste IP i dalje koriste alate za planiranje topologije i usmjeravanje za podršku IP -a, brzo dovršavaju cijeli dizajn PCB -a. Kao što vidite sa slike 1, odgovornost projektanta je da dobije IP postavljanjem malog broja potrebnih komponenti i planiranjem kritičnih puteva međusobnog povezivanja. Kada se dobije IP, informacije o IP -u mogu se dostaviti dizajnerima PCB -a koji rade na ostatku dizajna.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 1: Dizajneri dizajna dobivaju IP, dizajneri PCB -a dalje koriste alate za planiranje topologije i ožičenje za podršku IP -u, brzo dovršavaju cijeli dizajn PCB -a.

Umjesto da moraju proći kroz proces interakcije i iteracije između dizajnera dizajnera i dizajnera PCB -a kako bi dobili ispravnu namjeru dizajna, inženjeri dizajnera već dobivaju ove informacije, a rezultati su prilično točni, što dizajnerima PCB -a uvelike pomaže. U mnogim dizajnima, inženjeri dizajnera i dizajneri PCB -a rade interaktivni raspored i ožičenje, što oduzima dragocjeno vrijeme s obje strane. Istorijski gledano, interaktivnost je neophodna, ali oduzima vrijeme i nije efikasna. Početni plan koji je dao inženjer dizajna može biti samo ručni crtež bez odgovarajućih komponenti, širine sabirnice ili izlaznih znakova pinova.

Dok inženjeri koji koriste tehnike planiranja topologije mogu zabilježiti raspored i međusobne veze nekih komponenti dok se dizajneri PCB -a uključuju u dizajn, dizajn može zahtijevati raspored drugih komponenti, snimanje drugih IO i sabirničkih struktura i sve međusobne veze.

Dizajneri PCB -a moraju usvojiti planiranje topologije i stupiti u interakciju s postavljenim i nepoloženim komponentama kako bi postigli optimalan raspored i planiranje interakcije, čime se poboljšava efikasnost projektiranja PCB -a.

Nakon postavljanja kritičnih područja i područja velike gustoće i dobivanja planiranja topologije, raspored se može dovršiti prije konačnog planiranja topologije. Stoga će neke staze topologije morati raditi s postojećim izgledom. Iako su nižeg prioriteta, ipak ih je potrebno povezati. Tako je dio planiranja generiran oko rasporeda komponenti. Osim toga, ovaj nivo planiranja može zahtijevati više detalja kako bi se ostalim signalima dao neophodan prioritet.

Detaljno planiranje topologije

Slika 2 prikazuje detaljan raspored komponenti nakon njihovog postavljanja. Sabirnica ima ukupno 17 bitova i imaju prilično dobro organiziran protok signala.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 2: Mrežne linije za ove sabirnice rezultat su planiranja i rasporeda topologije s većim prioritetom.

Za planiranje ove sabirnice, dizajneri PCB -a moraju uzeti u obzir postojeće prepreke, pravila oblikovanja slojeva i druga važna ograničenja. Imajući u vidu ove uslove, oni su mapirali putanju topologije za magistralu kao što je prikazano na slici 3.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 3: Planirani autobus.

Na slici 3, detalj “1” postavlja komponente pinova na gornjem sloju “crvene” za topološku putanju koja vodi od komponentnih pinova do detalja “2”. Nekapsulirano područje koristi se za ovaj dio, a samo prvi sloj je identificiran kao sloj kabela. To se čini očitim s gledišta dizajna, a algoritam usmjeravanja će koristiti topološku putanju s gornjim slojem povezanim s crvenom bojom. Međutim, neke prepreke mogu pružiti algoritmu druge opcije usmjeravanja slojeva prije automatskog usmjeravanja ove sabirnice.

Kako je sabirnica organizirana u čvrste tragove na prvom sloju, dizajner počinje planirati prijelaz na treći sloj na detalju 3, uzimajući u obzir udaljenost koju sabirnica pređe preko cijele PCB -a. Imajte na umu da je ova topološka putanja na trećem sloju šira od gornjeg sloja zbog dodatnog prostora potrebnog za prilagođavanje impedanse. Osim toga, dizajn navodi tačnu lokaciju (17 rupa) za konverziju slojeva.

Kako topološka putanja slijedi desni središnji dio slike 3 do detalja “4”, mnoge jednobitne spojeve u obliku slova T potrebno je izvući iz veza topološke staze i pojedinačnih komponentnih pinova. Izbor dizajnera PCB -a je da zadrži većinu toka veze na sloju 3 i do drugih slojeva za povezivanje pinova komponenti. Tako su nacrtali područje topologije kako bi naznačili vezu od glavnog snopa do sloja 4 (ružičasti), te su te jednobitne kontakte u obliku slova T spojili na sloj 2, a zatim ih spojili s pinovima uređaja pomoću drugih prolaznih rupa.

Topološke staze nastavljaju se na nivou 3 do detalja „5“ za povezivanje aktivnih uređaja. Ove veze se zatim povezuju s aktivnih pinova na padajući otpornik ispod aktivnog uređaja. Dizajner koristi drugo područje topologije za regulaciju veza od sloja 3 do sloja 1, gdje su komponentni pinovi podijeljeni na aktivne uređaje i padajuće otpornike.

Ovaj nivo detaljnog planiranja trajao je oko 30 sekundi. Kada se ovaj plan uhvati, dizajner PCB -a će možda htjeti odmah usmjeriti ili kreirati dalje planove topologije, a zatim dovršiti sve planove topologije s automatskim usmjeravanjem. Manje od 10 sekundi od završetka planiranja do rezultata automatskog ožičenja. Brzina zapravo nije bitna, a zapravo je gubljenje vremena ako se zanemare namjere dizajnera i loša kvaliteta automatskog ožičenja. Sljedeći dijagrami prikazuju rezultate automatskog ožičenja.

Topology Routing

Počevši od gornjeg lijevog ugla, sve žice iz komponentnih pinova nalaze se na sloju 1, kako je to izrazio dizajner, i komprimirane u čvrstu sabirničku strukturu, kao što je prikazano u detaljima “1” i “2” na slici 4. Prijelaz između razine 1 i razine 3 odvija se detaljno „3“ i ima oblik vrlo duboke rupe koja zauzima puno prostora. Ponovo se uzima u obzir faktor impedancije, pa su linije šire i razmaknute, što je predstavljeno stvarnom širinom putanje.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 4: Rezultati usmjeravanja s topologijama 1 i 3.

Kao što je detaljno prikazano “4” na slici 5, putanja topologije postaje veća zbog potrebe korištenja rupa za smještaj jednobitnih spojeva T-tipa. Ovdje plan opet odražava namjeru dizajnera za ove jednobitne izmjenjivačke točke T-tipa, ožičenje od sloja 3 do sloja 4. Osim toga, trag na trećem sloju je vrlo čvrst, iako se malo širi na otvoru za umetanje, ubrzo se ponovno zaglađuje nakon što je prošao rupu.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 5: Rezultat usmjeravanja sa topologijom detalja 4.

Slika 6 prikazuje rezultat automatskog ožičenja na detalju “5”. Za aktivne veze uređaja na sloju 3 potrebna je konverzija u sloj 1. Prolazne rupe su uredno postavljene iznad komponentnih pinova, a žica sloja 1 je prvo spojena na aktivnu komponentu, a zatim na otpornik sloja 1.

Kako dizajneri PCB -a mogu koristiti alate za planiranje topologije i ožičenje kako bi brzo dovršili dizajn PCB -a

Slika 6: Rezultat usmjeravanja s topologijom detalja 5.

Zaključak gornjeg primjera je da je 17 bitova detaljno prikazano u četiri različite vrste uređaja, što predstavlja namjeru dizajnera za smjer sloja i putanje, koji se može uhvatiti za oko 30 sekundi. Tada se može izvesti visokokvalitetno automatsko ožičenje, potrebno vrijeme je oko 10 sekundi.

Podizanjem razine apstrakcije s ožičenja na planiranje topologije, ukupno vrijeme međusobnog povezivanja uvelike se smanjuje, a dizajneri imaju stvarno jasno razumijevanje gustoće i potencijala da dovrše dizajn prije početka međusobnog povezivanja, na primjer zašto zadržati ožičenje u ovom trenutku dizajn? Zašto ne biste nastavili s planiranjem i dodali ožičenje straga? Kada će se planirati potpuna topologija? Ako se uzme u obzir gornji primjer, apstrakcija jednog plana može se koristiti s drugim planom, a ne sa 17 zasebnih mreža s mnogo segmenata linija i mnogo rupa u svakoj mreži, koncept koji je posebno važan pri razmatranju naredbe o tehničkim promjenama (ECO) .

Naredba o tehničkim promjenama (ECO)

U sljedećem primjeru, izlaz FPGA pina je nepotpun. Inženjeri dizajna obavijestili su dizajnere PCB -a o ovoj činjenici, ali zbog rasporeda, moraju unaprijediti dizajn što je više moguće prije nego što se završi izlaz FPGA pina.

U slučaju poznatog pin izlaza, dizajner PCB -a počinje planirati FPGA prostor, a u isto vrijeme dizajner bi trebao razmotriti vodiče od drugih uređaja do FPGA. Planirano je da IO bude s desne strane FPGA -e, ali sada je s lijeve strane FPGA -e, zbog čega je izlaz pina potpuno drugačiji od prvobitnog plana. Budući da dizajneri rade na višem nivou apstrakcije, oni se mogu prilagoditi tim promjenama uklanjanjem režijskih troškova premještanja ožičenja oko FPGA -e i zamjenom izmjenama putanje topologije.

Međutim, nisu pogođeni samo FPGas; Ovi novi pin izlazi također utječu na izvode iz povezanih uređaja. Kraj staze se također pomiče kako bi se prilagodila ulazna staza elektrokapsulirane elektrode; U suprotnom će se kablovi sa upletenim paricama uviti, gubeći dragocjen prostor na PCB-u velike gustoće. Uvijanje ovih bitova zahtijeva dodatni prostor za ožičenje i perforacije, što se možda neće ispuniti na kraju faze projektiranja. Da je raspored gust, bilo bi nemoguće napraviti takva prilagođavanja na svim tim rutama. Poenta je u tome da planiranje topologije pruža viši nivo apstrakcije, pa je implementacija ovih EKO -a mnogo lakša.

Algoritam automatskog usmjeravanja koji slijedi namjeru dizajnera postavlja prioritet kvalitete nad prioritetom količine. Ako se identificira problem kvalitete, sasvim je ispravno dopustiti da veza ne uspije, nego proizvesti ožičenje loše kvalitete, iz dva razloga. Prvo, lakše je spojiti neuspjelu vezu nego očistiti ovo ožičenje s lošim rezultatima i drugim operacijama ožičenja koje automatiziraju ožičenje. Drugo, ostvaruje se namjera dizajnera i ostavlja se dizajneru da odredi kvalitetu veze. Međutim, ove ideje su korisne samo ako su veze neuspješnog ožičenja relativno jednostavne i lokalizirane.

Dobar primjer je nemogućnost kabela da ostvari 100% planirane veze. Umjesto da žrtvujete kvalitetu, dopustite da neko planiranje ne uspije, ostavljajući za sobom neko nepovezano ožičenje. Sve žice su usmjerene topološkim planiranjem, ali ne vode sve do komponentnih pinova. Time se osigurava prostor za neuspjele veze i pruža relativno laka veza.

Sažetak ovog članka

Planiranje topologije je alat koji radi s procesom projektiranja PCB -a s digitalnom signalizacijom i lako je dostupan inženjerima dizajna, ali također ima i posebne prostorne, slojevite i mogućnosti protoka veze za složena razmatranja planiranja. Dizajneri PCB -a mogu koristiti alat za planiranje topologije na početku projektiranja ili nakon što dizajner dobije njihovu IP, ovisno o tome tko koristi ovaj fleksibilni alat kako bi najbolje odgovarao njihovom dizajnerskom okruženju.

Topološki kablovi jednostavno slijede dizajnerski plan ili namjeru da pruže visokokvalitetne rezultate kabliranja. Planiranje topologije, kada se suoči s ECO -om, radi mnogo brže od odvojenih veza, što omogućuje kabelskoj topologiji da brže usvoji ECO, pružajući brze i točne rezultate.