Kini nga papel nagpunting sa PCB ang mga tiglaraw nga naggamit IP, ug labi pa nga naggamit mga topology sa pagplano ug mga gamit sa pagruta aron pagsuporta sa IP, dali nga nakumpleto ang tibuuk nga laraw sa PCB. Sama sa imong nakita gikan sa Larawan 1, ang responsibilidad sa tig-disenyo sa inhenyero mao ang pagkuha sa IP pinaagi sa pagbutang gamay nga mga kinahanglanon nga sangkap ug pagplano sa mga kritikal nga magkonektar nga mga agianan taliwala kanila. Sa higayon nga makuha ang IP, mahimong ihatag ang kasayuran sa IP sa mga tiglaraw sa PCB nga naghimo sa nahabilin nga laraw.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Hulagway 1: Ang mga inhinyero sa laraw nakakuha og mga tiglaraw sa IP, PCB nga dugang nga naggamit sa paglaraw sa topology ug mga himan sa mga kable aron masuportahan ang IP, dali nga nakumpleto ang tibuuk nga laraw sa PCB.

Hinuon nga moagi sa usa ka proseso sa pakig-uban ug pag-usab taliwala sa mga inhenyero sa laraw ug tiglaraw sa PCB aron makuha ang husto nga katuyoan sa laraw, nakuha na sa mga inhenyero sa disenyo ang kini nga kasayuran ug ang mga sangputanan husto nga husto, nga daghang natabang sa mga tiglaraw sa PCB. Sa daghang mga laraw, ang mga inhenyero sa laraw ug tiglaraw sa PCB naghimo og interactive layout ug mga kable, nga nag-usik sa bililhon nga oras sa parehas nga kilid. Sa kaagi sa kasaysayan, kinahanglan ang pakig-uban, apan mag-usik sa oras ug dili episyente. Ang inisyal nga plano nga gihatag sa disenyo nga inhenyero mahimo’g usa ra ka manwal nga drowing nga wala’y husto nga mga sangkap, gilapdon sa bus, o mga signal sa output sa pin.

Samtang ang mga inhenyero nga naggamit mga pamaagi sa pagplano sa topology mahimong makuha ang paghan-ay ug mga koneksyon sa pipila nga mga sangkap samtang ang mga tiglaraw sa PCB naapil sa laraw, ang disenyo mahimo’g manginahanglan sa paghan-ay sa uban pang mga sangkap, pagkuha sa uban pang mga istruktura sa IO ug bus, ug tanan nga pagsumpay.

Ang mga tiglaraw sa PCB kinahanglan nga mosagup sa paglaraw sa topology ug makig-uban sa mga nahiluna ug wala sulud nga mga sangkap aron makab-ot ang labing kaayo nga laraw sa laraw ug pakigsabot, sa ingon mapaayo ang pagkaepisyente sa disenyo sa PCB.

Pagkahuman mahiluna ang mga lugar nga kritikal ug taas og kadaghan ug nakuha ang pagplano sa topology, mahimong mahuman ang layout sa wala pa ang katapusang pagplano sa topology. Busa, ang pipila nga mga agianan sa topology mahimong kinahanglan nga magtrabaho kauban ang naa na nga layout. Bisan kung sila adunay mas ubos nga prayoridad, kinahanglan pa sila nga magkonektar. Sa ingon ang bahin sa pagplano gihimo sa palibot sa layout sa mga sangkap. Ingon kadugangan, ang kini nga lebel sa pagplano mahimo’g manginahanglan dugang nga detalye aron mahatagan ang kinahanglanon nga prioridad sa ubang mga signal.

Detalyado nga paglaraw sa topology

Gipakita sa numero 2 ang usa ka detalyado nga layout sa mga sangkap pagkahuman nga kini gibutang. Ang bus adunay 17 ka buok ang kinatibuk-an, ug adunay sila maayo nga pagkaayo nga pagkaayo sa signal flow.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Figure 2: Ang mga linya sa network alang sa mga bus mao ang sangputanan sa pagplano ug paghan-ay sa topology nga adunay mas taas nga prayoridad.

Aron maplano ang kini nga bus, kinahanglan nga hunahunaon sa mga tigdesinyo sa PCB ang mga kasamtangan nga mga babag, mga lagda sa paglaraw sa layer, ug uban pang hinungdan nga mga pagpugong. Sa hunahuna nga kini nga mga kondisyon, gimarkahan nila ang us aka topology path alang sa bus sama sa gipakita sa Larawan 3.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Larawan 3: Ang giplano nga bus.

Sa Hulagway 3, ang detalye nga “1” naglatag sa mga sangkap nga sangkap sa tuktok nga sapaw sa “pula” alang sa topological nga agianan nga gikan sa mga sangkap nga pin sa detalye nga “2”. Ang wala’y pulso nga lugar nga gigamit alang sa kini nga bahin, ug ang una nga sapaw lamang ang nailhan ingon nga takup sa paglukso. Kini ingon klaro gikan sa usa ka punto sa panan-aw sa laraw, ug ang nagdagan nga algorithm mogamit sa topological nga agianan nga adunay taas nga layer nga konektado sa pula. Bisan pa, ang pipila nga mga babag mahimo nga makahatag sa algorithm uban ang ubang mga kapilian nga pagdagan sa layer sa wala pa awtomatiko nga pag-agi sa kini nga partikular nga bus.

Ingon nga ang bus giorganisar sa hugut nga mga pagsubay sa una nga layer, ang tiglaraw nagsugod sa pagplano sa pagbalhin sa ikatulong layer sa detalye nga 3, nga gikonsiderar ang distansya sa pagbiyahe sa bus sa tibuuk nga PCB. Hinumdomi nga ang kini nga topological nga agianan sa ikatulo nga layer mas lapad kaysa sa taas nga sapaw tungod sa dugang nga wanang nga gikinahanglan aron mapaigo ang impedance. Dugang pa, gipili sa laraw ang eksaktong lokasyon (17 ka lungag) alang sa pagkakabig sa layer.

Ingon nga ang topological nga agianan nagsunod sa tuo nga bahin nga bahin sa Larawan 3 aron detalyado ang “4”, daghang mga us aka gamay nga hugis nga T nga mga junction kinahanglan nga makuha gikan sa mga koneksyon sa topological nga agianan ug mga indibidwal nga sangkap nga pin. Ang pagpili sa tiglaraw sa PCB mao ang pagpadayon sa kadaghan sa agianan sa koneksyon sa layer 3 ug hangtod sa ubang mga sapaw alang sa pagkonektar sa mga sangkap nga sangkap. Mao nga nagdrawing sila usa ka topology area aron ipakita ang koneksyon gikan sa punoan nga bundle ngadto sa layer 4 (rosas), ug kini nga mga us aka gamay nga hugis nga T nga mga kontak magkonektar sa layer 2 ug pagkahuman magkonektar sa mga lagdok sa aparato gamit ang ubang mga lungag.

Ang mga topological path nagpadayon sa lebel 3 aron detalyado ang “5” aron makakonektar sa mga aktibo nga aparato. Ang kini nga mga koneksyon gikonektar gikan sa mga aktibo nga lagdok sa usa ka pull-down risistor sa ubus sa aktibo nga aparato. Ang tigdisenyo naggamit us aka lugar sa topology aron makontrol ang mga koneksyon gikan sa layer 3 hangtod sa layer 1, diin ang mga sangkap nga sangkap nga gibahin sa mga aktibo nga aparato ug mga pull-down resistor.

Kini nga lebel sa detalyado nga pagplano mikuha mga 30 segundo aron mahuman. Kung nakuha na kini nga plano, mahimong gusto sa tiglaraw sa PCB nga dayon nga ruta o maghimo dugang nga mga plano sa topolohiya, ug pagkahuman makompleto ang tanan nga mga plano sa topolohiya gamit ang awtomatikong pag-rut. Wala pa sa 10 segundo gikan sa pagkompleto sa pagplano hangtod sa mga sangputanan sa awtomatikong mga kable. Ang katulin dili hinungdanon, ug sa tinuud usik usik sa panahon kung ang mga katuyoan sa taglaraw wala tagda ug ang awtomatik nga kalidad sa mga kable dili maayo. Ang mga mosunud nga diagram nagpakita sa mga sangputanan sa awtomatikong mga kable.

Pagbag-o sa Topology

Sugod sa wala nga bahin sa wala, ang tanan nga mga alambre gikan sa mga sangkap nga sangkap sa pamutang naa sa layer 1, ingon gipahayag sa tiglaraw, ug gisuksuk sa usa ka higpit nga istraktura sa bus, sama sa gipakita sa Mga Detalye nga “1” ug “2” sa Larawan 4. Ang pagbalhin tali sa ang-ang 1 ug ang-ang 3 nahinabo nga detalyado nga “3” ug adunay porma sa us aka lungag nga pag-usik sa wanang. Pag-usab, ang hinungdan sa impedance gikonsiderar, busa ang mga linya labi ka lapad ug daghang kalainan, ingon girepresenta sa tinuud nga gilapdon nga agianan.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Hulagway 4: Mga sangputanan sa pagdagan uban ang mga topolohiya nga 1 ug 3.

Sama sa gipakita nga detalyado nga “4” sa Figure 5, ang agianan sa topology nahimong labi ka dako tungod sa panginahanglan nga paggamit nga mga lungag aron mapaigo ang us aka gamay nga T-type junction. Dinhi gipakita usab sa plano ang katuyoan sa tigdisenyo alang sa mga single-bit T-type exchange point, mga kable gikan sa layer 3 hangtod layer 4. Ingon kadugangan, ang pagsubay sa ikatulo nga layer higpit kaayo, bisan kung kini nagpalapad gamay sa pagsulud nga lungag, sa wala madugay naghugot usab kini pagkahuman sa pagpasa sa lungag.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Hulagway 5: Resulta sa pagdagan nga adunay detalye 4 nga topolohiya.

Gipakita sa numero 6 ang sangputanan sa awtomatikong mga kable nga detalyado nga “5”. Ang mga koneksyon sa aktibo nga aparato sa layer 3 nanginahanglan pagkabig sa layer 1. Ang mga through-hole gihan-ay nga maayo sa ibabaw sa mga sangkap nga sangkap, ug ang layer nga 1 wire konektado una sa aktibo nga sangkap ug pagkahuman sa layer nga 1 pull-down resistor.

Giunsa magamit sa mga tigdesinyo sa PCB ang topology sa pagplano ug mga gamit sa pag-wire aron dali makompleto ang laraw sa PCB

Hulagway 6: Ang sangputanan sa pagdagan nga adunay detalye nga 5 topolohiya.

Ang pagtapos sa pananglitan sa taas mao ang 17 nga tipik nga gidetalye sa upat nga lainlaing mga lahi sa aparato, nga nagrepresentar sa katuyoan sa taglaraw alang sa layer ug direksyon sa agianan, nga makuha sa mga 30 segundo. Pagkahuman mahimo nga madala ang taas nga kalidad nga awtomatikong mga kable, ang gikinahanglan nga oras mga 10 segundo.

Pinaagi sa pagpataas sa lebel sa abstraction gikan sa mga kable hangtod sa pagplano sa topology, ang kinatibuk-ang oras nga magkadugtong mikunhod kaayo, ug ang mga tiglaraw adunay tin-aw nga pagsabut sa kadako ug potensyal nga makumpleto ang laraw sa wala pa magsugod ang interconnect, sama sa pagpadayon sa mga kable sa kini nga punto sa ang laraw? Ngano nga dili mopadayon sa pagplano ug pagdugang mga kable sa likud? Kanus-a planohon ang tibuuk nga topolohiya? Kung ang panig-ingnan sa taas gikonsiderar, ang pagkuha sa usa ka plano mahimong magamit sa lain nga plano kaysa sa 17 nga magkalain nga mga network nga adunay daghang mga bahin sa linya ug daghang mga lungag sa matag network, usa ka konsepto nga labi ka hinungdanon kung gikonsiderar ang usa ka Engineering Change Order (ECO) .

Order sa Pagbag-o sa Engineering (ECO)

Sa mosunud nga pananglitan, ang FPGA pin output dili kompleto. Ang mga inhenyero sa disenyo gipahibalo sa mga taglaraw sa PCB sa kini nga katinuud, apan alang sa mga hinungdan sa iskedyul, kinahanglan nila nga isulong ang laraw kutob sa mahimo sa dili pa mahuman ang FPGA pin output.

Sa kaso nga nahibal-an nga output sa pin, ang tiglaraw sa PCB magsugod sa pagplano sa wanang sa FPGA, ug sa parehas nga oras, kinahanglan hunahunaon sa tigdisenyo ang mga tingga gikan sa ubang mga aparato ngadto sa FPGA. Giplano ang IO nga naa sa tuo nga bahin sa FPGA, apan karon naa kini sa wala nga bahin sa FPGA, hinungdan nga ang pin output nga hingpit nga lahi sa orihinal nga plano. Tungod kay ang mga tiglaraw nagtrabaho sa usa ka labi ka taas nga lebel sa abstraction, mahimo nila mapaigo ang kini nga mga pagbag-o pinaagi sa pagtangtang sa overhead sa paglihok sa tanan nga mga kable sa palibot sa FPGA ug pulihan kini sa mga pagbag-o sa agianan sa topology.

Bisan pa, dili ra FPGas ang apektado; Ang kini nga mga bag-ong output sa pin nakaapekto usab sa mga nanguna nga paggawas sa mga may kalabutan nga aparato. Ang katapusan sa agianan usab naglihok aron mapaabut ang patag nga gisukip nga agianan sa pagsulod sa tingga; Kung dili, ang mga twisted-pair cables pagaliko, pag-usik sa bililhon nga wanang sa high-density PCB. Ang pagtuyok alang sa kini nga mga piraso nagkinahanglan dugang nga wanang alang sa mga kable ug mga butas, nga mahimong dili matuman sa katapusan sa yugto sa pagdesinyo. Kung hiktin ang iskedyul, imposible nga maghimo sa ingon nga mga pag-adjust sa tanan nga mga ruta. Ang punto mao nga ang pagplano sa topology naghatag mas taas nga lebel sa abstraction, busa ang pagpatuman sa kini nga mga ECO labi ka kadali.

Ang awtomatikong pag-routing algorithm nga nagsunod sa katuyoan sa tiglaraw nagtakda usa ka kalidad nga prayoridad kaysa usa ka prayoridad sa kadaghan. Kung maila ang usa ka problema sa kalidad, husto gyud nga pasagdan nga magkonek ang koneksyon kaysa maghimo usa ka dili maayo nga kalidad nga mga kable, tungod sa duha nga hinungdan. Una, labi ka dali ang pagkonektar sa usa ka pakyas nga koneksyon kaysa sa paglimpyo sa kini nga mga kable nga adunay dili maayo nga mga sangputanan ug uban pang mga operasyon sa mga kable nga nag-automate sa mga kable. Ikaduha, gipadayon ang katuyoan sa tiglaraw ug ang magbubuhat ang nahabilin aron mahibal-an ang kalidad sa koneksyon. Bisan pa, ang kini nga mga ideya mapuslanon lamang kung ang mga koneksyon sa mga pakyas nga mga kable medyo yano ug na-localize.

Ang usa ka maayong panig-ingnan mao ang kawala’y mahimo sa usa ka cabler nga makab-ot ang 100% nga giplano nga mga koneksyon. Imbis nga magsakripisyo sa kalidad, tugoti ang pipila nga pagplano nga magpakyas, nga gibilin ang wala magkonek nga mga kable sa likod. Ang tanan nga mga alambre gipaagi sa pagplano sa topology, apan dili tanan mosangput sa mga sangkap nga pin. Gisiguro niini nga adunay lugar alang sa mga pakyas nga koneksyon ug naghatag dali nga koneksyon.

Sumaryo sa kini nga artikulo

Ang pagplano sa Topology usa ka himan nga molihok sa usa ka digital signalado nga proseso sa paglaraw sa PCB ug dali nga maadto sa mga inhenyero sa pagdesinyo, apan kini adunay piho usab nga mga kaarang sa spatial, layer, ug koneksyon alang sa mga komplikado nga pagkonsiderar sa pagplano. Mahimo gamiton sa mga tiglaraw sa PCB ang topology nga galamiton sa pagplano sa pagsugod sa laraw o pagkahuman nga makuha sa tigdisenyo sa disenyo ang ilang IP, depende kung kinsa ang naggamit sa kini nga dali nga himan aron labing mohaum sa ilang palibot nga laraw.

Gisunod ra sa mga topology cabler ang plano o katuyoan sa tigdisenyo nga maghatag mga de-kalidad nga mga sangputanan sa pag-cabling. Ang pagplano sa topology, kung nag-atubang sa ECO, labi ka kadali sa pagpadagan kaysa managbulag nga mga koneksyon, sa ingon makahimo sa topology cabler nga mas dali modawat sa ECO, nga maghatag dali ug ensakto nga mga sangputanan.