Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB?

Questu documentu si concentra nantu à u PCB cuncettori chì utilizanu IP, è aduprendu in più strumenti di pianificazione è di routing di topulugia per supportà l’IP, cumplettanu prestu tuttu u cuncepimentu PCB. Cumu pudete vede da a Figura 1, a responsabilità di l’ingenieru di cuncepimentu hè di uttene l’IP ponendu un picculu numeru di cumpunenti necessarii è pianificendu percorsi d’interconnessione critichi trà elli. Una volta ottenuta l’IP, l’infurmazioni IP ponu esse furnite à cuncettori PCB chì facenu u restu di u cuncepimentu.

ipcb

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 1: L’ingegneri di cuncepimentu ottenenu IP, i cuncettori PCB utilizanu in più pianificazione di topulugia è strumenti di cablaggio per supportà l’IP, cumplettanu rapidamente tuttu u cuncepimentu di PCB.

Invece di avè da passà per un prucessu d’interazzione è iterazione trà ingegneri di cuncepimentu è cuncettori di PCB per uttene l’intenzione curretta di cuncepimentu, l’ingegneri di cuncepimentu ottenenu dighjà queste informazioni è i risultati sò abbastanza accurati, ciò chì aiuta assai i cuncettori di PCB. In parechji disegni, l’ingegneri di cuncepimentu è i disegnatori di PCB facenu un layout interattivu è un cablaggio, chì cunsuma un tempu preziosu da i dui lati. Storicamente, l’interattività hè necessaria, ma richiede assai tempu è hè inefficiente. U pianu iniziale furnitu da l’ingegneru di cuncepimentu pò esse solu un disegnu manuale senza cumpunenti adatti, larghezza di bus, o spunti di uscita pin.

Mentre l’ingegneri chì utilizanu tecniche di pianificazione topulogica ponu catturà a dispusizione è l’interconnessioni di alcuni cumpunenti quandu i cuncettori di PCB si implicanu in u cuncepimentu, u cuncepimentu pò richiede a disposizione di altri cumpunenti, catturà altre strutture IO è bus, è tutte l’interconnessioni.

I cuncettori di PCB anu bisognu di aduttà una pianificazione topulogica è interagisce cù cumpunenti disposti è micca firmati per uttene un layout ottimale è una pianificazione d’interazione, migliorendu cusì l’efficienza di cuncepimentu di PCB.

Dopu chì e zone critiche è ad alta densità sò state disposte è a pianificazione di a topulugia hè ottenuta, u layout pò esse cumpletatu prima di a pianificazione di a topologia finale. Dunque, alcuni percorsi di topulugia ponu avè da travaglià cù u layout esistente. Ancu se sò di priorità inferiore, anu ancu bisognu à esse cunnessi. Cusì una parte di a pianificazione hè stata generata intornu à a dispusizione di i cumpunenti. Inoltre, stu livellu di pianificazione pò richiede più dettu per dà a priorità necessaria à altri segnali.

Pianificazione topulugica dettagliata

A Figura 2 mostra un schema detallatu di i cumpunenti dopu chì sò stati disposti. U bus hà 17 bit in tuttu, è anu un flussu di signale abbastanza ben organizatu.

 

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 2: E linee di rete per questi autobus sò u fruttu di a pianificazione è di u layout topologicu cun una priorità più alta.

Per pianificà questu autobus, i cuncettori di PCB anu bisognu di cunsiderà barriere esistenti, regule di cuncepimentu di strati, è altre restrizioni impurtanti. In mente queste cundizioni, anu tracciatu un percorsu di topulugia per u bus cum’è mostratu in a Figura 3.

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 3: U bus previstu.

In a Figura 3, u dettagliu “1” disponi i pins di cumpunenti nantu à u stratu superiore di “rossu” per u percorsu topologicu chì porta da i pins di cumpunenti à u dettagliu “2”. L’area micca incapsulata aduprata per sta parte, è solu u primu stratu hè identificatu cum’è u stratu di cablaggio. Ciò pare evidente da un puntu di vista di cuncepimentu, è l’algoritmu di routing aduprà u percorsu topologicu cù u stratu superiore cunnessu à u rossu. Tuttavia, alcuni ostaculi ponu furnisce l’algoritmu cù altre opzioni di routing di stratu prima di routing automaticamente stu autobus particulare.

Cum’è u bus hè urganizatu in tracce strette à u primu stratu, u cuncepitore principia à pianificà a transizione versu u terzu stratu à u dettagliu 3, tenendu contu di a distanza chì l’autobus percorre in tuttu u PCB. Nutate bè chì stu percorsu topulogicu di u terzu stratu hè più largu chè u stratu superiore per via di u spaziu in più necessariu per accoglie l’impedenza. Inoltre, u cuncepimentu specifica a situazione esatta (17 fori) per a cunversione di u stratu.

Cum’è u percorsu topulogicu seguita a parte di centru diritta di a Figura 3 per detalli “4”, parechje giunzioni in forma di T à un bit anu da esse tracciate da e cunnessioni di u percorsu topologicu è di i pin di cumpunenti individuali. A scelta di u cuncettore PCB hè di mantene a maiò parte di u flussu di cunnessione nantu à u stratu 3 è attraversu à altri strati per cunnette i pins di cumpunenti. Cusì anu tracciatu una zona di topulugia per indicà a cunnessione da u fasciu principale à u nivellu 4 (rosa), è avianu sti contatti in forma di T à un bit cunnessi à u stratu 2 è dopu cunnessi à i pins di u dispositivu aduprendu altri fori passanti.

Percorsi topulogichi cuntinueghjanu à u nivellu 3 per detalli “5” per cunnette dispositivi attivi. Queste cunnessioni sò allora cunnesse da i pins attivi à una resistenza pull-down sottu u dispositivu attivu. U cuncettore utilizza un’altra zona di topulugia per regulà e cunnessioni da u stratu 3 à u stratu 1, induve i perni cumpunenti sò spartuti in dispositivi attivi è resistenze pull-down.

This level of detailed planning took about 30 seconds to complete. Una volta chì questu pianu hè catturatu, u cuncepitore di PCB pò vulè subitu indirizzà o creà altri piani di topulugia, è dopu compie tutti i piani di topulugia cù u routing automaticu. Meno di 10 secondi da a fine di a pianificazione à i risultati di u cablu automaticu. A velocità ùn importa micca veramente, è in realtà hè una perdita di tempu se l’intenzioni di u cuncepitore sò ignorate è a qualità di cablaggio automatica hè scarsa. I seguenti diagrammi mostranu i risultati di u cablu automaticu.

Routing Topulogicu

Partendu da a cima à sinistra, tutti i fili di i pins di cumpunenti sò situati nantu à u stratu 1, cum’è espressu da u designer, è cumpressu in una struttura stretta di autobus, cum’è mostratu in i Dettagli “1” è “2” in Figura 4. A transizione trà u nivellu 1 è u nivellu 3 si face in dettu “3” è piglia a forma di un foru passante assai cunsumante. Di novu, u fattore di impedenza hè presu in considerazione, cusì e linee sò più larghe è più spaziate, cum’è rapprisentatu da u percorsu di larghezza attuale.

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 4: Risultati di routing cù topulugie 1 è 3.

Cumu si mostra in dettagliu “4” in Figura 5, u percorsu topologicu diventa più grande per via di a necessità di aduprà fori per accoglie giunzioni di tippu T à un pocu bit. Quì u pianu riflette dinò l’intenzione di u disignatore per questi punti di scambiu di tippu T à un bit, cablendu da u stratu 3 à u stratu 4. Inoltre, a traccia nantu à u terzu stratu hè assai stretta, ancu s’ellu si espande un pocu à u foru di inserimentu, si colla prestu torna dopu avè passatu u foru.

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 5: Risultatu di u routing cù a topologia di u dettagliu 4.

A Figura 6 mostra u risultatu di u cablu automaticu à u dettagliu “5”. E cunnessioni attive di dispositivi à u livello 3 richiedenu a cunversione à u livello 1. I fori attraversanti sò disposti perfettamente sopra i pins di cumpunenti, è u filu di u stratu 1 hè cunnessu prima à u componente attivu è dopu à u resistore pull-down di u stratu 1.

Cume i cuncettori PCB ponu aduprà strumenti di pianificazione è cablaggio di topulugia per compie rapidamente u cuncepimentu PCB

Figura 6: U risultatu di u routing cù a topologia di u dettagliu 5.

A cunclusione di l’esempiu di sopra hè chì i bit 17 sò dettagliati in quattru tippi di dispositivi diversi, chì rapprisentanu l’intenzione di u designer per a direzzione di u stratu è di u percorsu, chì ponu esse catturati in circa 30 secondi. Allora pò esse realizatu un cablaggio automaticu di alta qualità, u tempu necessariu hè di circa 10 secondi.

Aumentendu u livellu di astrazione da u cablaggio à a pianificazione topologica, u tempu totale di interconnessione hè assai riduttu, è i cuncettori anu una comprensione veramente chjara di a densità è di u potenziale per cumplettà u cuncepimentu prima di l’iniziu di l’interconnessione, cume perchè mantene u cablaggio in questu puntu in u disegnu? Perchè ùn andà avanti cù a pianificazione è aghjunghje cablaggi in u fondu? Quandu serà pianificata a topulugia cumpleta? Se l’esempiu di sopra hè cunsideratu, l’astrazione di un pianu pò esse aduprata cù un altru pianu invece di cun 17 reti separate cù parechji segmenti di linea è assai fori in ogni rete, un cuncettu chì hè particularmente impurtante quandu si considera un Ordine di Cambiamentu Ingegneria (ECO) .

Ordine di Cambiu di Ingegneria (ECO)

In l’esempiu seguente, l’uscita pin FPGA hè incompleta. L’ingegneri di cuncepimentu anu informatu i cuncettori PCB di stu fattu, ma per ragioni di pianificazione, anu bisognu di fà avanzà u cuncepimentu u più pussibule prima chì a uscita pin FPGA sia cumpleta.

In casu d’uscita pin cunnisciuta, u cuncepitore PCB principia à pianificà u spaziu FPGA, è in listessu tempu, u cuncepitore deve cunsiderà i derivati ​​da altri dispositivi à FPGA. U IO era pianificatu per esse nantu à u latu dirittu di u FPGA, ma avà hè nantu à u latu sinistro di u FPGA, pruvucendu chì l’uscita di u pin sia completamente diversa da u pianu originale. Perchè i cuncettori travaglianu à un livellu più altu di astrazione, ponu accoglie questi cambiamenti rimuovendu a spesa generale di spostà tuttu u cablu intornu à u FPGA è rimpiazzendulu cù modifiche di percorsu di topulugia.

Tuttavia, ùn sò micca solu FPGas chì sò affettati; Queste nuove uscite pin influenzanu ancu i derivati ​​chì esce da i dispositivi cunnessi. A fine di u percorsu si move ancu per accoglie u percorsu di entrata di piombu incapsulatu pianu; Altrimenti, i cavi à coppia torcita saranu torcuti, sprecendu un preziosu spaziu nant’à u PCB ad alta densità. A torsione per questi bit richiede un spaziu in più per u cablaggio è e perforazioni, chì ùn ponu micca esse soddisfatte à a fine di a fase di cuncepimentu. Se u calendariu era strettu, ùn seria micca pussibule di fà tali adattamenti à tutte queste rotte. U puntu hè chì a pianificazione topologica furnisce un livellu più altu di astrazione, dunque l’implementazione di questi ECO hè assai più faciule.

L’algoritmu di routing automaticu chì seguita l’intenzione di u designer crea una priorità di qualità nantu à una priorità di quantità. Se un prublema di qualità hè identificatu, hè propiu dirittu di lascià a cunnessione fiascà piuttostu chè di pruduce un cablaggio di poca qualità, per duie ragioni. Prima, hè più faciule per cunnette una cunnessione fallita ch’è di pulisce stu cablaggio cun cattivi risultati è altre operazioni di cablaggio chì automatizanu u cablaggio. Dopu, l’intenzione di u designer hè realizata è u designer hè lasciatu di determinà a qualità di a cunnessione. Tuttavia, queste idee sò utili solu se e cunnessioni di cablaggio fallitu sò relativamente semplici è lucalizate.

Un bon esempiu hè l’incapacità di un cablatore di uttene cunnessioni pianificate à 100%. Invece di sacrificà a qualità, permettenu à qualchì pianificazione di fiascà, lascendu qualchì filu scunnessu daretu. Tutti i fili sò diretti da a pianificazione topulogica, ma micca tutti portanu à spilli cumpunenti. Questu assicura chì ci sia spaziu per cunnessioni fallite è furnisce una cunnessione relativamente faciule.

Questu articulu riassuntu

A pianificazione topulogica hè un strumentu chì funziona cù un prucessu di cuncepimentu digitale signalizatu digitale è hè facilmente accessibile à l’ingegneri di cuncepimentu, ma hà ancu capacità spaziali, di stratu è di flussu di cunnessione specifiche per cunsiderazioni di pianificazione cumplesse. I cuncettori PCB ponu aduprà u strumentu di pianificazione topulogica à l’iniziu di u cuncepimentu o dopu chì l’ingegneru di cuncepimentu uttene u so IP, secondu à chì utilizza questu strumentu flessibile per adattassi megliu à u so ambiente di cuncepimentu.

I cablaggi topulogichi seguitanu solu u pianu o l’intenzione di u cuncepitore di furnisce risultati di cablaggio di alta qualità. A pianificazione di a topulugia, di fronte à l’ECO, hè assai più rapida da operà chè e cunnessioni separate, permettendu cusì à u cabler di topulugia di aduttà ECO più rapidamente, dendu risultati rapidi è precisi.