Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. Snažte se neměnit vrstvy signálových stop na desce plošných spojů, to znamená, snažte se nepoužívat zbytečné prokovy.

4. Napájecí a zemnicí kolíky by měly být vyvrtány poblíž a vedení mezi průchodem a kolíkem by mělo být co nejkratší, protože zvýší indukčnost. Současně by napájecí a zemnící vodiče měly být co nejtlustší, aby se snížila impedance.

5. Umístěte několik uzemněných prokovů do blízkosti prokovů signálové vrstvy, abyste zajistili nejbližší smyčku pro signál. Na desku PCB je dokonce možné umístit velké množství redundantních zemních prokovů. Samozřejmě, že design musí být flexibilní. Model via diskutovaný výše je případ, kdy jsou na každé vrstvě podložky. Někdy můžeme zmenšit nebo dokonce odstranit podložky některých vrstev. Zejména když je hustota prokovů velmi vysoká, může to vést k vytvoření lomové drážky, která odděluje smyčku v měděné vrstvě. Abychom tento problém vyřešili, můžeme kromě posunutí polohy prokovu také zvážit umístění prokovu na měděnou vrstvu. Velikost podložky je zmenšena.