Y pwynt MARK yw’r pwynt adnabod lleoliad ar y peiriant lleoli awtomatig a ddefnyddir gan y PCB yn y dyluniad, ac fe’i gelwir hefyd yn bwynt cyfeirio. Y diamedr yw 1MM. Y pwynt marc stensil yw’r pwynt adnabod lleoliad pan fydd y PCB wedi’i argraffu gyda past solder / glud coch ym mhroses lleoli’r bwrdd cylched. Mae dewis pwyntiau Marc yn effeithio’n uniongyrchol ar effeithlonrwydd argraffu’r stensil ac yn sicrhau bod yr offer UDRh yn gallu lleoli’r Bwrdd PCB cydrannau. Felly, mae’r pwynt MARK yn bwysig iawn ar gyfer cynhyrchu UDRh.

Point Pwynt MARC: Mae offer cynhyrchu UDRh yn defnyddio’r pwynt hwn i leoli lleoliad y bwrdd PCB yn awtomatig, y mae’n rhaid ei ddylunio wrth ddylunio’r bwrdd PCB. Fel arall, mae’n anodd cynhyrchu UDRh, neu hyd yn oed yn amhosibl ei gynhyrchu.

1. Argymhellir dylunio’r pwynt MARK fel cylch neu sgwâr yn gyfochrog ag ymyl y bwrdd. Y cylch yw’r gorau. Mae diamedr y pwynt MARK crwn yn gyffredinol yn 1.0mm, 1.5mm, 2.0mm. Argymhellir bod diamedr dyluniad y pwynt MARK yn 1.0mm. Os yw’r maint yn rhy fach, nid yw’r dotiau MARK a gynhyrchir gan wneuthurwyr PCB yn wastad, nid yw’r peiriant yn adnabod y dotiau MARK yn hawdd neu mae’r cywirdeb cydnabyddiaeth yn wael, a fydd yn effeithio ar gywirdeb cydrannau argraffu a lleoli. Os yw’n rhy fawr, bydd yn fwy na maint y ffenestr a gydnabyddir gan y peiriant, yn enwedig argraffydd sgrin DEK) ；

2. Yn gyffredinol, mae lleoliad y pwynt MARK wedi’i ddylunio ar gornel gyferbyn y bwrdd PCB. Rhaid i’r pwynt MARK fod o leiaf 5mm i ffwrdd o ymyl y bwrdd, fel arall bydd y ddyfais clampio peiriant yn hawdd clampio’r pwynt MARK, gan beri i’r camera peiriant fethu â chipio pwynt MARK;

3. Ceisiwch beidio â dylunio lleoliad y pwynt MARK i fod yn gymesur. Y prif bwrpas yw atal diofalwch y gweithredwr yn y broses gynhyrchu rhag achosi i’r PCB gael ei wrthdroi, gan arwain at osod y peiriant yn anghywir a cholli cynhyrchiad;

4. Peidiwch â bod â phwyntiau prawf neu badiau tebyg yn y gofod o leiaf 5mm o amgylch y pwynt MARK, fel arall, bydd y peiriant yn cam-adnabod y pwynt MARK, a fydd yn achosi colled i’r cynhyrchiad;

② Safle trwy ddyluniad: Bydd amhriodol trwy ddyluniad yn achosi llai o sodro tun neu hyd yn oed yn wag wrth weldio cynhyrchu UDRh, a fydd yn effeithio’n ddifrifol ar ddibynadwyedd y cynnyrch. Argymhellir na ddylai dylunwyr ddylunio ar y padiau wrth ddylunio vias. Pan fydd y twll via wedi’i ddylunio o amgylch y pad, argymhellir y dylid cadw ymyl y twll trwy’r twll ac ymyl y pad o amgylch y gwrthydd cyffredin, y cynhwysydd, anwythiad, a’r pad gleiniau magnetig o leiaf 0.15mm neu fwy. Mae ICs eraill, SOTs, anwythyddion mawr, cynwysorau electrolytig, ac ati. Mae ymylon y vias a’r padiau o amgylch padiau deuodau, cysylltwyr, ac ati yn cael eu cadw o leiaf 0.5mm neu fwy (oherwydd bydd maint y cydrannau hyn yn cael ei ehangu pan fydd y mae stensil wedi’i gynllunio) i atal y past solder rhag colli trwy’r vias pan fydd y cydrannau’n cael eu hail-lenwi ；

③ Wrth ddylunio’r gylched, rhowch sylw i led y gylched sy’n cysylltu’r pad i beidio â bod yn fwy na lled y pad, fel arall, mae’n hawdd cysylltu neu sodro rhai cydrannau traw mân a llai o dun. Pan ddefnyddir pinnau cyfagos cydrannau IC ar gyfer sylfaen, argymhellir na ddylai dylunwyr eu dylunio ar bad mawr, fel nad yw’n hawdd rheoli dyluniad sodro UDRh;

Oherwydd yr amrywiaeth eang o gydrannau, dim ond maint padiau’r mwyafrif o gydrannau safonol a rhai cydrannau ansafonol sy’n cael eu rheoleiddio ar hyn o bryd. Yn y gwaith yn y dyfodol, byddwn yn parhau i wneud y rhan hon o’r gwaith, dylunio gwasanaeth a gweithgynhyrchu, er mwyn sicrhau boddhad pawb. .