Sut i osgoi effaith llinell drosglwyddo yn PCB cyflym dylunio

1. Dulliau i atal ymyrraeth electromagnetig

Bydd datrysiad da i’r broblem cywirdeb signal yn gwella cydnawsedd electromagnetig (EMC) y bwrdd PCB. Un o’r pwysicaf yw sicrhau bod gan y bwrdd PCB sylfaen dda. Mae haen signal gyda haen ddaear yn ddull effeithiol iawn ar gyfer dylunio cymhleth. Yn ogystal, mae lleihau dwysedd signal haen fwyaf allanol y bwrdd cylched hefyd yn ffordd dda o leihau ymbelydredd electromagnetig. Gellir cyflawni’r dull hwn trwy ddefnyddio dyluniad PCB “adeiladu” technoleg “arwynebedd”. Cyflawnir yr haen arwynebedd trwy ychwanegu cyfuniad o haenau inswleiddio tenau a microporau a ddefnyddir i dreiddio i’r haenau hyn ar PCB proses gyffredinol. Gellir claddu’r gwrthiant a’r cynhwysedd o dan yr wyneb, ac mae’r dwysedd llinellol fesul ardal uned bron â dyblu, gan leihau cyfaint y PCB. Mae lleihau arwynebedd PCB yn cael effaith enfawr ar dopoleg llwybro, sy’n golygu bod y ddolen gyfredol yn cael ei lleihau, bod hyd llwybro canghennau’n cael ei leihau, ac mae’r ymbelydredd electromagnetig bron yn gymesur ag arwynebedd y ddolen gyfredol; At the same time, the small size characteristics mean that high-density pin packages can be used, which in turn reduces the length of the wire, thus reducing the current loop and improving emc characteristics.

2. Strictly control the cable lengths of key network cables

If the design has a high speed jump edge, the transmission line effect on the PCB must be considered. Mae’r sglodion cylched integredig cyflym cyfradd cloc uchel a ddefnyddir yn gyffredin heddiw hyd yn oed yn fwy o broblem. Mae yna rai egwyddorion sylfaenol i ddatrys y broblem hon: os defnyddir cylchedau CMOS neu TTL ar gyfer dylunio, mae’r amledd gweithredu yn llai na 10MHz, ac ni ddylai’r hyd gwifrau fod yn fwy na 7 modfedd. If the operating frequency is 50MHz, the cable length should not be greater than 1.5 inches. Wiring length should be 1 inch if operating frequency reaches or exceeds 75MHz. Dylai’r hyd gwifrau uchaf ar gyfer sglodion GaAs fod yn 0.3 modfedd. Os eir y tu hwnt i hyn, mae problem llinell drosglwyddo.

3. Cynllunio topoleg ceblau yn gywir

Another way to solve the transmission line effect is to choose the correct routing path and terminal topology. Mae’r topoleg ceblau yn cyfeirio at ddilyniant ceblau a strwythur cebl rhwydwaith. Pan ddefnyddir dyfeisiau rhesymeg cyflym, bydd y signal ag ymylon sy’n newid yn gyflym yn cael ei ystumio gan ganghennau’r gefnffordd signal oni bai bod hyd y gangen yn cael ei chadw’n fyr iawn. Yn gyffredinol, mae llwybro PCB yn mabwysiadu dwy dopoleg sylfaenol, sef llwybro Cadwyn Daisy a dosbarthu Seren.

Ar gyfer gwifrau cadwyn llygad y dydd, mae gwifrau’n cychwyn ar ben y gyrrwr ac yn cyrraedd pob pen derbyn yn ei dro. Os defnyddir gwrthydd cyfres i newid nodweddion y signal, dylai lleoliad gwrthydd y gyfres fod yn agos at y pen gyrru. Ceblau cadwyn llygad y dydd yw’r gorau wrth reoli ymyrraeth harmonig uchel ceblau. Fodd bynnag, y math hwn o weirio sydd â’r gyfradd drosglwyddo isaf ac nid yw’n hawdd pasio 100%. Yn y dyluniad gwirioneddol, rydym am wneud hyd y gangen mewn gwifrau cadwyn Daisy mor fyr â phosibl, a dylai’r gwerth hyd diogel fod: Oedi Stub < = Trt * 0.1.

Er enghraifft, dylai pennau canghennau mewn cylchedau TTL cyflym fod yn llai na 1.5 modfedd o hyd. Mae’r dopoleg hon yn cymryd llai o le i weirio a gellir ei therfynu trwy baru gwrthydd sengl. Fodd bynnag, mae’r strwythur gwifrau hwn yn gwneud nad yw’r signal sy’n derbyn mewn derbynnydd signal gwahanol yn gydamserol.

The star topology can effectively avoid the problem of clock signal synchronization, but it is very difficult to finish the wiring manually on the PCB with high density. Defnyddio ceblwr awtomatig yw’r ffordd orau o gwblhau ceblau seren. A terminal resistor is required on each branch. The value of the terminal resistance should match the characteristic impedance of the wire. Gellir gwneud hyn â llaw neu trwy offer CAD i gyfrifo’r gwerthoedd rhwystriant nodweddiadol a’r gwerthoedd gwrthiant paru terfynell.

While simple terminal resistors are used in the two examples above, a more complex matching terminal is optional in practice. Y dewis cyntaf yw terfynell paru RC. Gall terfynellau paru RC leihau’r defnydd o bŵer, ond dim ond pan fydd gweithrediad y signal yn gymharol sefydlog y gellir ei ddefnyddio. Mae’r dull hwn yn fwyaf addas ar gyfer prosesu paru signal llinell cloc. Yr anfantais yw y gall y cynhwysedd yn y derfynfa baru RC effeithio ar siâp a chyflymder lluosogi’r signal.

The series resistor matching terminal incurs no additional power consumption, but slows down signal transmission. This approach is used in bus-driven circuits where time delays are not significant. Mae gan derfynell paru gwrthydd y gyfres hefyd y fantais o leihau nifer y dyfeisiau a ddefnyddir ar y bwrdd a dwysedd y cysylltiadau.

The final method is to separate the matching terminal, in which the matching element needs to be placed near the receiving end. Ei fantais yw na fydd yn tynnu’r signal i lawr, a gall fod yn dda iawn i osgoi sŵn. Defnyddir yn nodweddiadol ar gyfer signalau mewnbwn TTL (ACT, HCT, FAST).

In addition, the package type and installation type of the terminal matching resistor must be considered. SMD surface mount resistors generally have lower inductance than through-hole components, so SMD package components are preferred. There are also two installation modes for ordinary straight plug resistors: vertical and horizontal.

Yn y modd mowntio fertigol, mae gan y gwrthiant pin mowntio byr, sy’n lleihau’r gwrthiant thermol rhwng y gwrthiant a’r bwrdd cylched ac yn gwneud y gwres gwrthiant yn cael ei ollwng yn haws i’r awyr. Ond bydd gosodiad fertigol hirach yn cynyddu inductance y gwrthydd. Horizontal installation has lower inductance due to lower installation. However, the overheated resistance will drift, and in the worst case, the resistance will become open, resulting in PCB wiring termination matching failure, becoming a potential failure factor.

4. Technolegau cymwys eraill

Er mwyn lleihau gorgyflenwad foltedd dros dro ar gyflenwad pŵer IC, dylid ychwanegu cynhwysydd datgysylltu at sglodyn IC. Mae hyn i bob pwrpas yn cael gwared ar effaith burrs ar y cyflenwad pŵer ac yn lleihau’r ymbelydredd o’r ddolen bŵer ar y bwrdd printiedig.

Yr effaith llyfnhau burr sydd orau pan fydd y cynhwysydd datgysylltu wedi’i gysylltu’n uniongyrchol â choes cyflenwi pŵer y gylched integredig yn hytrach nag â’r haen cyflenwi pŵer. Dyma pam mae gan rai dyfeisiau gynwysyddion datgysylltu yn eu socedi, tra bod eraill yn mynnu bod y pellter rhwng y cynhwysydd datgysylltu a’r ddyfais yn ddigon bach.

Dylid gosod unrhyw ddyfeisiau defnyddio cyflymder uchel a phwer uchel gyda’i gilydd cyn belled ag y bo modd i leihau gorgyflenwad dros dro foltedd y cyflenwad pŵer.

Heb haen pŵer, mae llinellau pŵer hir yn ffurfio dolen rhwng y signal a’r ddolen, gan wasanaethu fel ffynhonnell ymbelydredd a chylched anwythol.

Gelwir ceblau sy’n ffurfio dolen nad yw’n mynd trwy’r un cebl rhwydwaith neu geblau eraill yn ddolen agored. Os yw’r ddolen yn mynd trwy’r un cebl rhwydwaith, mae llwybrau eraill yn ffurfio dolen gaeedig. Yn y ddau achos, gall yr effaith antena (antena llinell ac antena cylch) ddigwydd.