In Hochgeschwindigkeits-HDI-Platine Design, über Design ist ein wichtiger Faktor. Es besteht aus einem Loch, einem Pad-Bereich um das Loch und einem Isolationsbereich der POWER-Schicht, die normalerweise in drei Typen unterteilt werden: Sacklöcher, vergrabene Löcher und Durchgangslöcher. Im PCB-Designprozess werden durch die Analyse der parasitären Kapazität und parasitären Induktivität der Vias einige Vorsichtsmaßnahmen beim Design von Hochgeschwindigkeits-PCB-Vias zusammengefasst.

Gegenwärtig wird das Hochgeschwindigkeits-PCB-Design in den Bereichen Kommunikation, Computer, Grafik und Bildverarbeitung und in anderen Bereichen weit verbreitet verwendet. Alle High-Tech-Mehrwert-Elektronikproduktdesigns verfolgen Merkmale wie geringer Stromverbrauch, geringe elektromagnetische Strahlung, hohe Zuverlässigkeit, Miniaturisierung und geringes Gewicht. Um die oben genannten Ziele zu erreichen, ist das Via-Design ein wichtiger Faktor beim Hochgeschwindigkeits-PCB-Design.

1. Via
Via ist ein wichtiger Faktor beim mehrschichtigen PCB-Design. Ein Via besteht hauptsächlich aus drei Teilen, einer ist das Loch; der andere ist der Pad-Bereich um das Loch herum; und der dritte ist der Isolationsbereich der POWER-Schicht. Der Prozess des Durchgangslochs besteht darin, eine Metallschicht auf der zylindrischen Oberfläche der Lochwand des Durchgangslochs durch chemische Abscheidung zu plattieren, um die Kupferfolie, die mit den mittleren Schichten verbunden werden muss, und der oberen und unteren Seite von zu verbinden die Durchkontaktierungslöcher werden zu gewöhnlichen Pads verarbeitet. Die Form kann direkt mit den Leitungen auf der Ober- und Unterseite verbunden werden oder nicht. Vias können die Rolle von elektrischen Verbindungs-, Befestigungs- oder Positionierungsvorrichtungen spielen.

Vias werden im Allgemeinen in drei Kategorien eingeteilt: Sacklöcher, vergrabene Löcher und Durchgangslöcher.

Sacklöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine gewisse Tiefe. Sie werden verwendet, um die Mantellinie und die darunterliegende innere Linie zu verbinden. Die Tiefe des Lochs und der Durchmesser des Lochs überschreiten normalerweise ein bestimmtes Verhältnis nicht.

Ein vergrabenes Loch bezieht sich auf das Verbindungsloch, das sich in der Innenschicht der Leiterplatte befindet und nicht bis zur Oberfläche der Leiterplatte reicht.

Blind Vias und Buried Vias befinden sich beide in der Innenschicht der Leiterplatte, die vor dem Laminieren durch einen Durchgangslochbildungsprozess fertiggestellt wird, und mehrere Innenschichten können während der Bildung von Vias überlappt werden.

Durchgangsbohrungen, die durch die gesamte Leiterplatte gehen, können für die interne Verbindung oder als Positionierungsbohrung für den Einbau einer Komponente verwendet werden. Da Durchgangslöcher im Prozess einfacher zu implementieren und kostengünstiger sind, verwenden gedruckte Leiterplatten im Allgemeinen Durchgangslöcher.

2. Parasitäre Kapazität von Vias
Das Via selbst weist eine parasitäre Kapazität gegen Masse auf. Wenn der Durchmesser des Isolationslochs auf der Masseschicht des Vias D2 ist, der Durchmesser des Via-Pads D1 ist, die Dicke der Leiterplatte T beträgt und die Dielektrizitätskonstante des Leiterplattensubstrats ε ist, dann ist die parasitäre Kapazität von Das Via ist ähnlich wie:

C = 1.41εTD1/(D2-D1)

Die Hauptwirkung der parasitären Kapazität des Durchgangslochs auf die Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Je kleiner der Kapazitätswert, desto kleiner der Effekt.

3. Parasitäre Induktivität von Vias
Das Via selbst weist eine parasitäre Induktivität auf. Beim Design von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitäre Induktivität des Vias verursacht wird, oft größer als der Einfluss der parasitären Kapazität. Die parasitäre Serieninduktivität des Vias schwächt die Funktion des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromversorgungssystems. Wenn sich L auf die Induktivität des Vias bezieht, h die Länge des Vias und d der Durchmesser des Mittellochs ist, ist die parasitäre Induktivität des Vias ähnlich wie:

L=5.08h［ln(4h/d) 1］

Aus der Formel ist ersichtlich, dass der Durchmesser des Vias einen geringen Einfluss auf die Induktivität hat und die Länge des Vias den größten Einfluss auf die Induktivität hat.

4. Non-Through über Technologie
Non-Through-Vias umfassen Blind-Vias und Buried-Vias.

In der Non-Through-Via-Technologie kann die Anwendung von Blind Vias und Buried Vias die Größe und Qualität der Leiterplatte erheblich reduzieren, die Anzahl der Schichten reduzieren, die elektromagnetische Verträglichkeit verbessern, die Eigenschaften elektronischer Produkte verbessern, die Kosten senken und auch machen die Designarbeit einfacher und schneller. Beim traditionellen PCB-Design und -Verarbeitung können Durchgangslöcher viele Probleme mit sich bringen. Erstens nehmen sie viel effektiven Raum ein, und zweitens ist eine große Anzahl von Durchgangslöchern dicht an einer Stelle gepackt, was auch ein großes Hindernis für die Innenschichtverdrahtung der Mehrschicht-PCB darstellt. Diese Durchgangslöcher nehmen den Platzbedarf für die Verkabelung ein und durchdringen intensiv die Stromversorgung und die Masse. Die Oberfläche der Drahtschicht zerstört auch die Impedanzeigenschaften der Stromerdungsdrahtschicht und macht die Stromerdungsdrahtschicht unwirksam. Und die konventionelle mechanische Bohrmethode wird 20-mal so viel Arbeitsaufwand erfordern wie die Nicht-Durchgangsloch-Technologie.

Obwohl beim PCB-Design die Größe von Pads und Vias allmählich abgenommen hat, wird das Seitenverhältnis des Durchgangslochs erhöht, wenn die Dicke der Leiterplattenschicht nicht proportional verringert wird, und die Erhöhung des Seitenverhältnisses des Durchgangslochs verringert sich die Verlässlichkeit. Mit der Reife der fortschrittlichen Laserbohrtechnologie und der Plasma-Trockenätztechnologie ist es möglich, nicht durchdringende kleine Sacklöcher und kleine vergrabene Löcher anzubringen. Wenn der Durchmesser dieser nicht durchdringenden Vias 0.3 mm beträgt, betragen die parasitären Parameter etwa 1/10 des ursprünglichen herkömmlichen Lochs, was die Zuverlässigkeit der Leiterplatte verbessert.

Aufgrund der Non-Through-Via-Technologie gibt es wenige große Vias auf der Leiterplatte, die mehr Platz für Leiterbahnen bieten können. Der verbleibende Platz kann für großflächige Abschirmungszwecke genutzt werden, um die EMI/RFI-Leistung zu verbessern. Gleichzeitig kann auch mehr verbleibender Platz für die Innenschicht genutzt werden, um das Gerät und die wichtigsten Netzwerkkabel teilweise abzuschirmen, damit sie die beste elektrische Leistung hat. Die Verwendung von Non-Through-Vias erleichtert das Auffächern der Gerätepins, erleichtert das Verlegen von High-Density-Pin-Geräten (z .

5. Durch Auswahl in gewöhnlicher Leiterplatte
Beim gewöhnlichen PCB-Design haben die parasitäre Kapazität und die parasitäre Induktivität des Vias wenig Einfluss auf das PCB-Design. Für das 1-4-lagige PCB-Design sind 0.36 mm/0.61 mm/1.02 mm (Bohrloch/Pad/POWER-Isolationsbereich wird im Allgemeinen ausgewählt) ) Vias sind besser. Für Signalleitungen mit besonderen Anforderungen (wie Stromleitungen, Masseleitungen, Taktleitungen etc.) können 0.41mm/0.81mm/1.32mm Vias verwendet werden, oder Vias anderer Größen können je nach Situation gewählt werden.

6. Via-Design in Hochgeschwindigkeits-Leiterplatte
Durch die obige Analyse der parasitären Eigenschaften von Vias können wir sehen, dass scheinbar einfache Vias im Hochgeschwindigkeits-PCB-Design oft große negative Auswirkungen auf das Schaltungsdesign haben. Um die durch die parasitären Effekte der Vias verursachten nachteiligen Effekte zu reduzieren, kann im Design wie folgt vorgegangen werden:

(1) Wählen Sie eine angemessene Via-Größe. Für mehrschichtiges PCB-Design mit allgemeiner Dichte ist es besser, 0.25 mm / 0.51 mm / 0.91 mm (gebohrte Löcher / Pads / POWER-Isolationsbereich) Vias zu verwenden; für einige Leiterplatten mit hoher Dichte können auch 0.20 mm / 0.46 mm / 0.86 mm-Durchkontaktierungen verwendet werden, Sie können auch nicht durchgehende Durchkontaktierungen ausprobieren; für Strom- oder Massedurchkontaktierungen können Sie die Verwendung einer größeren Größe in Betracht ziehen, um die Impedanz zu reduzieren.

(2) Je größer die POWER-Isolationsfläche ist, desto besser unter Berücksichtigung der Durchgangsdichte auf der Leiterplatte, im Allgemeinen D1 = D2 0.41;

(3) Versuchen Sie, die Lagen der Signalspuren auf der Leiterplatte nicht zu ändern, was bedeutet, Vias zu minimieren;

(4) Die Verwendung einer dünneren PCB trägt dazu bei, die beiden parasitären Parameter des Durchgangslochs zu reduzieren;

(5) Die Strom- und Erdungsstifte sollten durch Löcher in der Nähe hergestellt werden. Je kürzer die Zuleitung zwischen Durchgangsloch und Stift ist, desto besser, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren;

(6) Platzieren Sie einige Erdungsdurchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um eine Kurzstreckenschleife für das Signal bereitzustellen.

Natürlich müssen bei der Gestaltung spezifische Fragestellungen im Detail analysiert werden. Wenn man sowohl die Kosten als auch die Signalqualität umfassend betrachtet, hoffen Designer beim Hochgeschwindigkeits-PCB-Design immer, dass je kleiner das Durchgangsloch ist, desto besser, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Je kleiner das Durchgangsloch ist, je kleiner die parasitäre Kapazität, desto besser geeignet für Hochgeschwindigkeitsschaltungen. Beim PCB-Design mit hoher Dichte haben die Verwendung von nicht durchkontaktierten Vias und die Verringerung der Größe von Vias auch eine Kostenerhöhung mit sich gebracht, und die Größe der Vias kann nicht unbegrenzt verringert werden. Es wird durch die Bohr- und Galvanikprozesse der Leiterplattenhersteller beeinflusst. Technische Einschränkungen sollten beim Via-Design von Hochgeschwindigkeits-Leiterplatten ausgewogen berücksichtigt werden.