Dieses Papier konzentriert sich auf die PCB Designer, die IP verwenden und darüber hinaus Topologieplanungs- und Routingtools zur Unterstützung von IP verwenden, stellen das gesamte PCB-Design schnell fertig. Wie Sie in Abbildung 1 sehen können, liegt die Verantwortung des Konstrukteurs darin, das IP zu erhalten, indem er eine kleine Anzahl von erforderlichen Komponenten anlegt und kritische Verbindungspfade zwischen ihnen plant. Sobald das IP erhalten wurde, können die IP-Informationen an PCB-Designer weitergegeben werden, die den Rest des Designs ausführen.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 1: Designingenieure erhalten IP, PCB-Designer verwenden außerdem Topologieplanungs- und Verdrahtungstools, um IP zu unterstützen und das gesamte PCB-Design schnell abzuschließen.

Anstatt einen Prozess der Interaktion und Iteration zwischen Designingenieuren und PCB-Designern durchlaufen zu müssen, um die richtige Designabsicht zu erhalten, erhalten die Designingenieure diese Informationen bereits und die Ergebnisse sind ziemlich genau, was PCB-Designern sehr hilft. In vielen Designs führen Designingenieure und PCB-Designer interaktives Layout und Verdrahtung durch, was auf beiden Seiten wertvolle Zeit in Anspruch nimmt. Historisch gesehen ist Interaktivität notwendig, aber zeitaufwendig und ineffizient. Der vom Konstrukteur bereitgestellte anfängliche Plan kann nur eine manuelle Zeichnung ohne geeignete Komponenten, Busbreite oder Pin-Ausgangshinweise sein.

Während Ingenieure, die Topologieplanungstechniken verwenden, das Layout und die Verbindungen einiger Komponenten erfassen können, wenn PCB-Designer in das Design einbezogen werden, kann das Design das Layout anderer Komponenten erfordern, andere IO- und Busstrukturen sowie alle Verbindungen erfassen.

PCB-Designer müssen die Topologieplanung übernehmen und mit ausgelegten und ungelegten Komponenten interagieren, um eine optimale Layout- und Interaktionsplanung zu erreichen und dadurch die Effizienz des PCB-Designs zu verbessern.

Nachdem kritische Bereiche und Bereiche mit hoher Dichte ausgelegt sind und die Topologieplanung erhalten wurde, kann das Layout vor der endgültigen Topologieplanung abgeschlossen werden. Daher müssen einige Topologiepfade möglicherweise mit dem vorhandenen Layout funktionieren. Obwohl sie von geringerer Priorität sind, müssen sie dennoch verbunden werden. So wurde ein Teil der Planung um das Layout der Komponenten herum generiert. Darüber hinaus kann diese Planungsebene mehr Details erfordern, um anderen Signalen die erforderliche Priorität einzuräumen.

Detaillierte Topologieplanung

Abbildung 2 zeigt eine detaillierte Anordnung der Komponenten, nachdem sie ausgelegt wurden. Der Bus hat insgesamt 17 Bit und sie haben einen ziemlich gut organisierten Signalfluss.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 2: Netzleitungen für diese Busse sind das Ergebnis einer Topologieplanung und -auslegung mit höherer Priorität.

Um diesen Bus zu planen, müssen PCB-Designer vorhandene Barrieren, Layer-Designregeln und andere wichtige Einschränkungen berücksichtigen. Unter Berücksichtigung dieser Bedingungen entwarfen sie einen Topologiepfad für den Bus, wie in Abbildung 3 gezeigt.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 3: Der geplante Bus.

In Abbildung 3 zeigt Detail „1“ die Bauteilpins auf der obersten Schicht von „rot“ für den topologischen Pfad, der von den Bauteilpins zu Detail „2“ führt. Der für dieses Teil verwendete ungekapselte Bereich und nur die erste Schicht wird als Verkabelungsschicht identifiziert. Dies scheint aus Designsicht offensichtlich, und der Routing-Algorithmus verwendet den topologischen Pfad, wobei die oberste Schicht mit Rot verbunden ist. Einige Hindernisse können dem Algorithmus jedoch andere Layer-Routing-Optionen bereitstellen, bevor dieser bestimmte Bus automatisch geroutet wird.

Da der Bus in der ersten Schicht in engen Leiterbahnen organisiert ist, beginnt der Designer bei Detail 3 mit der Planung des Übergangs zur dritten Schicht unter Berücksichtigung der Entfernung, die der Bus über die gesamte Leiterplatte zurücklegt. Beachten Sie, dass dieser topologische Pfad auf der dritten Schicht aufgrund des zusätzlichen Platzes, der zur Aufnahme der Impedanz erforderlich ist, breiter ist als die obere Schicht. Außerdem gibt das Design den genauen Ort (17 Löcher) für die Schichtkonvertierung vor.

Da der topologische Pfad dem rechten mittleren Abschnitt von Abbildung 3 folgt, um „4“ zu detaillieren, müssen viele T-förmige Einzelbit-Übergänge aus den topologischen Pfadverbindungen und einzelnen Komponentenpins gezogen werden. Der PCB-Designer hat die Wahl, den größten Teil des Verbindungsflusses auf Schicht 3 zu belassen und zu anderen Schichten zum Verbinden von Bauteilpins zu führen. Also zeichneten sie einen Topologiebereich, um die Verbindung vom Hauptbündel zu Schicht 4 (rosa) anzuzeigen, und ließen diese T-förmigen Einzelbit-Kontakte mit Schicht 2 verbinden und dann mit anderen Durchgangslöchern mit den Gerätepins verbinden.

Topologische Pfade werden auf Ebene 3 fortgesetzt, um „5“ zu beschreiben, um aktive Geräte zu verbinden. Diese Verbindungen werden dann von den aktiven Pins mit einem Pull-Down-Widerstand unter dem aktiven Gerät verbunden. Der Designer verwendet einen anderen Topologiebereich, um Verbindungen von Schicht 3 zu Schicht 1 zu regulieren, wo die Komponentenpins in aktive Bauelemente und Pull-Down-Widerstände unterteilt sind.

Diese Detailplanung dauerte etwa 30 Sekunden. Sobald dieser Plan erfasst ist, möchte der PCB-Designer möglicherweise sofort weitere Topologiepläne routen oder erstellen und dann alle Topologiepläne mit automatischem Routing abschließen. Weniger als 10 Sekunden vom Abschluss der Planung bis zum Ergebnis der automatischen Verdrahtung. Die Geschwindigkeit spielt keine Rolle, und tatsächlich ist es Zeitverschwendung, wenn die Absichten des Designers ignoriert werden und die automatische Verdrahtungsqualität schlecht ist. Die folgenden Diagramme zeigen die Ergebnisse der automatischen Verdrahtung.

Topologie-Routing

Oben links beginnend befinden sich alle Drähte von den Bauteilpins auf Layer 1, wie vom Designer angegeben, und zu einer dichten Busstruktur komprimiert, wie in den Details „1“ und „2“ in Abbildung 4 gezeigt. Der Übergang zwischen Ebene 1 und Ebene 3 erfolgt im Detail „3“ und erfolgt in Form einer sehr platzraubenden Durchgangsbohrung. Auch hier wird der Impedanzfaktor berücksichtigt, sodass die Linien breiter und beabstandet sind, wie durch den tatsächlichen Breitenpfad dargestellt.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 4: Ergebnisse des Routings mit den Topologien 1 und 3.

Wie im Detail „4“ in Abbildung 5 gezeigt, wird der Topologiepfad größer, da Löcher verwendet werden müssen, um Einzelbit-Übergänge vom T-Typ aufzunehmen. Auch hier spiegelt der Plan die Absicht des Designers für diese Single-Bit-T-Typ-Austauschpunkte wider, die Verdrahtung von Schicht 3 zu Schicht 4. Außerdem ist die Leiterbahn auf der dritten Lage sehr eng, dehnt sich zwar am Einführloch etwas aus, zieht sich aber nach dem Passieren des Lochs bald wieder zusammen.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 5: Ergebnis des Routings mit Detail-4-Topologie.

Bild 6 zeigt das Ergebnis der automatischen Verdrahtung bei Detail „5“. Aktive Geräteverbindungen auf Schicht 3 erfordern eine Konvertierung in Schicht 1. Die Durchgangslöcher sind sauber über den Bauteilpins angeordnet, und der Schicht-1-Draht wird zuerst mit dem aktiven Bauelement und dann mit dem Schicht-1-Pulldown-Widerstand verbunden.

Wie können PCB-Designer Topologieplanungs- und Verdrahtungstools verwenden, um das PCB-Design schnell abzuschließen?

Abbildung 6: Das Ergebnis des Routings mit der Detail-5-Topologie.

Die Schlussfolgerung des obigen Beispiels ist, dass die 17 Bit in vier verschiedene Gerätetypen unterteilt sind, die die Absicht des Designers für die Ebenen- und Pfadrichtung darstellen, die in etwa 30 Sekunden erfasst werden können. Dann kann eine hochwertige automatische Verdrahtung durchgeführt werden, die erforderliche Zeit beträgt etwa 10 Sekunden.

Durch die Erhöhung des Abstraktionsgrads von der Verdrahtung bis zur Topologieplanung wird die Gesamtverbindungszeit erheblich reduziert, und Designer haben ein wirklich klares Verständnis der Dichte und des Potenzials, das Design vor Beginn der Verbindung abzuschließen, z das Design? Warum nicht mit der Planung fortfahren und die Verkabelung hinten hinzufügen? Wann wird die vollständige Topologie geplant? Betrachtet man das obige Beispiel, kann die Abstraktion eines Plans mit einem anderen Plan anstelle von 17 separaten Netzen mit vielen Liniensegmenten und vielen Löchern in jedem Netz verwendet werden, ein Konzept, das besonders wichtig ist, wenn man einen Engineering Change Order (ECO) in Betracht zieht. .

Änderungsauftrag (ECO)

Im folgenden Beispiel ist die FPGA-Pin-Ausgabe unvollständig. Die Design-Ingenieure haben die PCB-Designer darüber informiert, aber aus Termingründen müssen sie das Design so weit wie möglich vorantreiben, bevor die FPGA-Pin-Ausgabe fertig ist.

Im Fall eines bekannten Pin-Ausgangs beginnt der PCB-Designer mit der Planung des FPGA-Raums, und gleichzeitig sollte der Designer die Leitungen von anderen Geräten zum FPGA berücksichtigen. Der IO sollte sich auf der rechten Seite des FPGA befinden, aber jetzt befindet er sich auf der linken Seite des FPGA, wodurch sich der Pin-Ausgang völlig vom ursprünglichen Plan unterscheidet. Da Designer auf einer höheren Abstraktionsebene arbeiten, können sie diese Änderungen berücksichtigen, indem sie den Aufwand für das Verschieben der gesamten Verdrahtung um das FPGA und das Ersetzen durch Änderungen des Topologiepfads beseitigen.

Betroffen sind jedoch nicht nur FPGas; Diese neuen Pin-Ausgänge wirken sich auch auf die Leitungen aus, die von den entsprechenden Geräten kommen. Das Ende des Weges bewegt sich auch, um den flachgekapselten Leitungseintrittsweg aufzunehmen; Andernfalls werden Twisted-Pair-Kabel verdrillt, wodurch wertvoller Platz auf der High-Density-Platine verschwendet wird. Das Verdrillen dieser Bits erfordert zusätzlichen Platz für die Verdrahtung und Perforationen, der am Ende der Designphase möglicherweise nicht erreicht wird. Bei einem straffen Zeitplan wären solche Anpassungen auf all diesen Strecken nicht möglich. Der Punkt ist, dass die Topologieplanung eine höhere Abstraktionsebene bietet, sodass die Implementierung dieser ECOs viel einfacher ist.

Der automatische Routing-Algorithmus, der der Absicht des Designers folgt, setzt eine Qualitätspriorität gegenüber einer Quantitätspriorität. Wenn ein Qualitätsproblem festgestellt wird, ist es aus zwei Gründen durchaus richtig, die Verbindung fehlschlagen zu lassen, anstatt eine minderwertige Verkabelung herzustellen. Erstens ist es einfacher, eine fehlgeschlagene Verbindung herzustellen, als diese Verkabelung mit schlechten Ergebnissen und anderen Verkabelungsvorgängen zu bereinigen, die die Verkabelung automatisieren. Zweitens wird die Absicht des Designers ausgeführt und es bleibt dem Designer überlassen, die Qualität der Verbindung zu bestimmen. Diese Ideen sind jedoch nur nützlich, wenn die Verbindungen fehlerhafter Verkabelung relativ einfach und lokalisiert sind.

Ein gutes Beispiel ist die Unfähigkeit eines Kabelers, 100% geplante Verbindungen zu erreichen. Anstatt die Qualität zu opfern, lassen Sie einige Planungen scheitern und lassen Sie einige nicht angeschlossene Kabel zurück. Alle Drähte werden von der Topologieplanung geroutet, aber nicht alle führen zu Bauteilpins. Dadurch wird sichergestellt, dass Platz für fehlgeschlagene Verbindungen vorhanden ist und eine relativ einfache Verbindung bereitgestellt wird.

Diese Artikelzusammenfassung

Die Topologieplanung ist ein Werkzeug, das mit einem digital signalisierten PCB-Designprozess arbeitet und für Designingenieure leicht zugänglich ist, aber auch spezifische räumliche, Layer- und Verbindungsflussfunktionen für komplexe Planungsüberlegungen bietet. PCB-Designer können das Topologie-Planungstool zu Beginn des Designs verwenden oder nachdem der Design-Ingenieur sein IP erhalten hat, je nachdem, wer dieses flexible Tool für seine Designumgebung am besten verwendet.

Topologiekabel folgen einfach dem Plan oder der Absicht des Designers, um qualitativ hochwertige Verkabelungsergebnisse zu erzielen. Die Topologieplanung ist im Hinblick auf ECO viel schneller zu handhaben als separate Verbindungen, sodass der Topologiekabeler ECO schneller übernehmen kann und schnelle und genaue Ergebnisse liefert.