Este documento se centra en la PCB Los diseñadores que utilizan IP y, además, utilizan herramientas de enrutamiento y planificación de topología para admitir IP, completan rápidamente todo el diseño de la PCB. Como puede ver en la Figura 1, la responsabilidad del ingeniero de diseño es obtener la IP estableciendo una pequeña cantidad de componentes necesarios y planificando rutas de interconexión críticas entre ellos. Una vez que se obtiene la IP, la información de IP se puede proporcionar a los diseñadores de PCB que hacen el resto del diseño.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 1: Los ingenieros de diseño obtienen IP, los diseñadores de PCB utilizan aún más las herramientas de cableado y planificación de topología para admitir IP, y completan rápidamente todo el diseño de PCB.

En lugar de tener que pasar por un proceso de interacción e iteración entre los ingenieros de diseño y los diseñadores de PCB para obtener la intención de diseño correcta, los ingenieros de diseño ya obtienen esta información y los resultados son bastante precisos, lo que ayuda mucho a los diseñadores de PCB. En muchos diseños, los ingenieros de diseño y los diseñadores de PCB realizan el cableado y la disposición interactivos, lo que consume un tiempo valioso en ambos lados. Históricamente, la interactividad es necesaria, pero requiere mucho tiempo y es ineficiente. El plan inicial proporcionado por el ingeniero de diseño puede ser solo un dibujo manual sin los componentes adecuados, el ancho del bus o las señales de salida de los pines.

Si bien los ingenieros que utilizan técnicas de planificación de topología pueden capturar el diseño y las interconexiones de algunos componentes a medida que los diseñadores de PCB se involucran en el diseño, el diseño puede requerir el diseño de otros componentes, capturar otras E / S y estructuras de bus, y todas las interconexiones.

Los diseñadores de PCB deben adoptar la planificación de la topología e interactuar con los componentes colocados y no colocados para lograr un diseño óptimo y una planificación de interacción, mejorando así la eficiencia del diseño de PCB.

Una vez que se han diseñado las áreas críticas y de alta densidad y se ha obtenido la planificación de la topología, el diseño se puede completar antes de la planificación de la topología final. Por lo tanto, es posible que algunas rutas de topología tengan que funcionar con el diseño existente. Aunque son de menor prioridad, aún necesitan estar conectados. Por lo tanto, parte de la planificación se generó en torno al diseño de los componentes. Además, este nivel de planificación puede requerir más detalles para dar la prioridad necesaria a otras señales.

Planificación de topología detallada

La Figura 2 muestra un diseño detallado de los componentes después de su disposición. El bus tiene 17 bits en total y tienen un flujo de señal bastante bien organizado.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 2: Las líneas de red para estos buses son el resultado de la planificación y el diseño de la topología con mayor prioridad.

Para planificar este bus, los diseñadores de PCB deben considerar las barreras existentes, las reglas de diseño de capas y otras limitaciones importantes. Con estas condiciones en mente, trazaron una ruta de topología para el bus como se muestra en la Figura 3.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 3: El bus planificado.

En la Figura 3, el detalle “1” muestra los pines del componente en la capa superior de “rojo” para la ruta topológica que va desde los pines del componente al detalle “2”. El área no encapsulada utilizada para esta parte, y solo la primera capa se identifica como la capa de cableado. Esto parece obvio desde el punto de vista del diseño, y el algoritmo de enrutamiento utilizará la ruta topológica con la capa superior conectada a rojo. Sin embargo, algunos obstáculos pueden proporcionar al algoritmo otras opciones de enrutamiento de capa antes de enrutar automáticamente este bus en particular.

A medida que el bus se organiza en trazos estrechos en la primera capa, el diseñador comienza a planificar la transición a la tercera capa en el detalle 3, teniendo en cuenta la distancia que recorre el bus a través de toda la PCB. Tenga en cuenta que esta ruta topológica en la tercera capa es más ancha que la capa superior debido al espacio adicional requerido para acomodar la impedancia. Además, el diseño especifica la ubicación exacta (17 agujeros) para la conversión de capa.

Como la ruta topológica sigue la parte central derecha de la Figura 3 para detallar “4”, es necesario extraer muchas uniones en forma de T de un solo bit a partir de las conexiones de la ruta topológica y los pines de los componentes individuales. La elección del diseñador de PCB es mantener la mayor parte del flujo de conexión en la capa 3 y a través de otras capas para conectar los pines de los componentes. Así que dibujaron un área de topología para indicar la conexión del paquete principal a la capa 4 (rosa), e hicieron que estos contactos en forma de T de un solo bit se conectaran a la capa 2 y luego se conectaran a los pines del dispositivo usando otros orificios pasantes.

Las rutas topológicas continúan en el nivel 3 hasta el detalle “5” para conectar dispositivos activos. Estas conexiones luego se conectan desde los pines activos a una resistencia desplegable debajo del dispositivo activo. El diseñador usa otra área de topología para regular las conexiones de la capa 3 a la capa 1, donde los pines de los componentes se dividen en dispositivos activos y resistencias desplegables.

Este nivel de planificación detallada tardó unos 30 segundos en completarse. Una vez que se captura este plan, es posible que el diseñador de PCB desee enrutar inmediatamente o crear más planes de topología y luego completar todos los planes de topología con enrutamiento automático. Menos de 10 segundos desde la finalización de la planificación hasta los resultados del cableado automático. La velocidad realmente no importa y, de hecho, es una pérdida de tiempo si se ignoran las intenciones del diseñador y la calidad del cableado automático es mala. Los siguientes diagramas muestran los resultados del cableado automático.

Enrutamiento de topología

Comenzando en la parte superior izquierda, todos los cables de los pines de los componentes están ubicados en la capa 1, según lo expresó el diseñador, y comprimidos en una estructura de bus apretada, como se muestra en los Detalles “1” y “2” en la Figura 4. La transición entre el nivel 1 y el nivel 3 se lleva a cabo en detalle “3” y toma la forma de un orificio pasante que ocupa mucho espacio. Una vez más, se tiene en cuenta el factor de impedancia, por lo que las líneas son más anchas y más espaciadas, como lo representa la ruta de ancho real.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 4: Resultados del enrutamiento con topologías 1 y 3.

Como se muestra en el detalle “4” en la Figura 5, la ruta de la topología se vuelve más grande debido a la necesidad de usar orificios para acomodar uniones tipo T de un solo bit. Aquí, el plan nuevamente refleja la intención del diseñador para estos puntos de intercambio de tipo T de un solo bit, cableados de la capa 3 a la capa 4. Además, la huella en la tercera capa es muy apretada, aunque se expande un poco en el orificio de inserción, pronto se vuelve a apretar después de pasar el orificio.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 5: Resultado del enrutamiento con topología de detalle 4.

La Figura 6 muestra el resultado del cableado automático en el detalle “5”. Las conexiones de dispositivos activos en la capa 3 requieren conversión a la capa 1. Los orificios pasantes están dispuestos de forma ordenada por encima de las clavijas del componente, y el cable de la capa 1 se conecta primero al componente activo y luego a la resistencia de extracción de la capa 1.

¿Cómo pueden los diseñadores de PCB utilizar herramientas de cableado y planificación de topología para completar rápidamente el diseño de PCB?

Figura 6: El resultado del enrutamiento con la topología de detalle 5.

La conclusión del ejemplo anterior es que los 17 bits se detallan en cuatro tipos de dispositivos diferentes, que representan la intención del diseñador para la dirección de la capa y la ruta, que se pueden capturar en aproximadamente 30 segundos. Entonces se puede realizar un cableado automático de alta calidad, el tiempo requerido es de aproximadamente 10 segundos.

Al elevar el nivel de abstracción del cableado a la planificación de la topología, el tiempo total de interconexión se reduce en gran medida y los diseñadores tienen una comprensión muy clara de la densidad y el potencial para completar el diseño antes de que comience la interconexión, por ejemplo, por qué mantener el cableado en este punto de ¿el diseño? ¿Por qué no seguir adelante con la planificación y agregar cableado en la parte posterior? ¿Cuándo se planificará la topología completa? Si se considera el ejemplo anterior, la abstracción de un plan se puede usar con otro plan en lugar de con 17 redes separadas con muchos segmentos de línea y muchos agujeros en cada red, un concepto que es particularmente importante cuando se considera una orden de cambio de ingeniería (ECO). .

Orden de cambio de ingeniería (ECO)

En el siguiente ejemplo, la salida del pin FPGA está incompleta. Los ingenieros de diseño han informado a los diseñadores de PCB de este hecho, pero por razones de programación, necesitan avanzar en el diseño tanto como sea posible antes de que se complete la salida del pin FPGA.

En el caso de una salida de pines conocida, el diseñador de PCB comienza a planificar el espacio FPGA y, al mismo tiempo, el diseñador debe considerar los cables de otros dispositivos a FPGA. Se planeó que el IO estuviera en el lado derecho de la FPGA, pero ahora está en el lado izquierdo de la FPGA, lo que hace que la salida del pin sea completamente diferente del plan original. Debido a que los diseñadores trabajan en un nivel más alto de abstracción, pueden adaptarse a estos cambios eliminando la sobrecarga de mover todo el cableado alrededor de la FPGA y reemplazándolo con modificaciones de ruta de topología.

Sin embargo, no solo los FPGas se ven afectados; Estas nuevas salidas de clavijas también afectan a los cables que salen de los dispositivos relacionados. El final del camino también se mueve para acomodar el camino de entrada del cable encapsulado plano; De lo contrario, los cables de par trenzado se retorcerán, desperdiciando un espacio valioso en la PCB de alta densidad. La torsión de estas brocas requiere espacio adicional para el cableado y las perforaciones, que pueden no cumplirse al final de la fase de diseño. Si el cronograma fuera ajustado, sería imposible hacer tales ajustes en todas estas rutas. El punto es que la planificación de la topología proporciona un mayor nivel de abstracción, por lo que implementar estos ECO es mucho más fácil.

El algoritmo de enrutamiento automático que sigue la intención del diseñador establece una prioridad de calidad sobre una prioridad de cantidad. Si se identifica un problema de calidad, es correcto dejar que la conexión falle en lugar de producir un cableado de mala calidad, por dos razones. Primero, es más fácil conectar una conexión fallida que limpiar este cableado con malos resultados y otras operaciones de cableado que automatizan el cableado. En segundo lugar, se lleva a cabo la intención del diseñador y se deja que el diseñador determine la calidad de la conexión. Sin embargo, estas ideas son útiles solo si las conexiones del cableado defectuoso son relativamente simples y localizadas.

Un buen ejemplo es la incapacidad de un cableador para lograr las conexiones planificadas al 100%. En lugar de sacrificar la calidad, permita que algunos planes fallen, dejando atrás algunos cables desconectados. Todos los cables se enrutan según la planificación de la topología, pero no todos conducen a los pines de los componentes. Esto asegura que haya espacio para conexiones fallidas y proporciona una conexión relativamente fácil.

Este resumen del artículo

La planificación de topología es una herramienta que funciona con un proceso de diseño de PCB con señalización digital y es fácilmente accesible para los ingenieros de diseño, pero también tiene capacidades de flujo de conexión, de capa y espaciales específicas para consideraciones de planificación complejas. Los diseñadores de PCB pueden usar la herramienta de planificación de topología al comienzo del diseño o después de que el ingeniero de diseño obtenga su IP, dependiendo de quién esté usando esta herramienta flexible para adaptarse mejor a su entorno de diseño.

Los cableadores de topología simplemente siguen el plan o la intención del diseñador de proporcionar resultados de cableado de alta calidad. La planificación de topología, cuando se enfrenta a ECO, es mucho más rápida de operar que las conexiones separadas, lo que permite que el cableador de topología adopte ECO más rápidamente, proporcionando resultados rápidos y precisos.