Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. سعی کنید لایه های رد سیگنال روی برد PCB را تغییر ندهید، یعنی سعی کنید از vias های غیر ضروری استفاده نکنید.

4. پایه های پاور و زمین باید در نزدیکی سوراخ شوند و سرب بین via و پین باید تا حد امکان کوتاه باشد، زیرا باعث افزایش اندوکتانس می شوند. در عین حال، سیم برق و زمین باید تا حد امکان ضخیم باشند تا امپدانس کاهش یابد.

5. تعدادی گذرگاه متصل به زمین را در نزدیکی دریچه های لایه سیگنال قرار دهید تا نزدیکترین حلقه برای سیگنال فراهم شود. حتی امکان قرار دادن تعداد زیادی ویای زمین اضافی روی برد PCB وجود دارد. البته، طراحی باید انعطاف پذیر باشد. مدل via که قبلاً مورد بحث قرار گرفت، موردی است که روی هر لایه پدهایی وجود دارد. گاهی اوقات می‌توانیم لنت‌های برخی از لایه‌ها را کم یا حتی حذف کنیم. به خصوص هنگامی که تراکم vias بسیار زیاد است، ممکن است منجر به تشکیل یک شیار شکسته شود که حلقه را در لایه مسی جدا می کند. برای حل این مشکل می توان علاوه بر جابجایی موقعیت via، قرار دادن via را روی لایه مسی نیز در نظر گرفت. اندازه پد کاهش می یابد.