Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. Intente non cambiar as capas das trazas de sinal na placa PCB, é dicir, intente non usar vías innecesarias.

4. Os pinos de alimentación e de terra deben perforarse preto e o cable entre a vía e o pin debe ser o máis curto posible, porque aumentarán a inductancia. Ao mesmo tempo, os cables de alimentación e terra deben ser o máis grosos posible para reducir a impedancia.

5. Coloque algúns vias conectados a terra preto dos vias da capa de sinal para proporcionar o bucle máis próximo para o sinal. Incluso é posible colocar un gran número de vías de terra redundantes na placa PCB. Por suposto, o deseño debe ser flexible. O modelo vía comentado anteriormente é o caso no que hai almofadas en cada capa. Ás veces, podemos reducir ou mesmo eliminar as almofadas dalgunhas capas. Especialmente cando a densidade de vías é moi alta, pode levar á formación dun suco de rotura que separa o bucle na capa de cobre. Para solucionar este problema, ademais de mover a posición da vía, tamén podemos considerar colocar a vía sobre a capa de cobre. O tamaño da almofada é reducido.