Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Makalah ini berfokus pada PCB desainer menggunakan IP, dan selanjutnya menggunakan alat perencanaan dan perutean topologi untuk mendukung IP, dengan cepat menyelesaikan seluruh desain PCB. Seperti yang Anda lihat dari Gambar 1, tanggung jawab insinyur desain adalah untuk mendapatkan IP dengan meletakkan sejumlah kecil komponen yang diperlukan dan merencanakan jalur interkoneksi kritis di antara mereka. Setelah IP diperoleh, informasi IP dapat diberikan kepada desainer PCB yang mengerjakan sisa desain.

ipcb

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 1: Insinyur desain mendapatkan IP, perancang PCB selanjutnya menggunakan perencanaan topologi dan alat pengkabelan untuk mendukung IP, dengan cepat menyelesaikan seluruh desain PCB.

Alih-alih harus melalui proses interaksi dan iterasi antara insinyur desain dan desainer PCB untuk mendapatkan maksud desain yang benar, para insinyur desain sudah mendapatkan informasi ini dan hasilnya cukup akurat, yang sangat membantu desainer PCB. Dalam banyak desain, insinyur desain dan desainer PCB melakukan tata letak dan pengkabelan interaktif, yang menghabiskan waktu berharga di kedua sisi. Secara historis, interaktivitas diperlukan, tetapi memakan waktu dan tidak efisien. Rencana awal yang diberikan oleh insinyur desain mungkin hanya gambar manual tanpa komponen yang tepat, lebar bus, atau isyarat keluaran pin.

Sementara insinyur yang menggunakan teknik perencanaan topologi dapat menangkap tata letak dan interkoneksi beberapa komponen saat perancang PCB terlibat dalam desain, desain mungkin memerlukan tata letak komponen lain, menangkap IO dan struktur bus lainnya, dan semua interkoneksi.

Desainer PCB perlu mengadopsi perencanaan topologi dan berinteraksi dengan komponen yang ditata dan yang tidak ditata untuk mencapai tata letak dan perencanaan interaksi yang optimal, sehingga meningkatkan efisiensi desain PCB.

Setelah daerah kritis dan kepadatan tinggi ditata dan perencanaan topologi diperoleh, tata letak dapat diselesaikan sebelum perencanaan topologi akhir. Oleh karena itu, beberapa jalur topologi mungkin harus bekerja dengan tata letak yang ada. Meskipun mereka berprioritas lebih rendah, mereka masih perlu dihubungkan. Jadi bagian dari perencanaan dihasilkan di sekitar tata letak komponen. Selain itu, tingkat perencanaan ini mungkin memerlukan lebih banyak detail untuk memberikan prioritas yang diperlukan untuk sinyal lainnya.

Perencanaan topologi terperinci

Gambar 2 menunjukkan tata letak rinci komponen setelah ditata. Bus memiliki total 17 bit, dan mereka memiliki aliran sinyal yang cukup terorganisir dengan baik.

 

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 2: Jalur jaringan untuk bus ini adalah hasil dari perencanaan topologi dan tata letak dengan prioritas lebih tinggi.

Untuk merencanakan bus ini, perancang PCB perlu mempertimbangkan hambatan yang ada, aturan desain lapisan, dan kendala penting lainnya. Dengan mempertimbangkan kondisi ini, mereka memetakan jalur topologi untuk bus seperti yang ditunjukkan pada Gambar 3.

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 3: Bus yang direncanakan.

Pada Gambar 3, detail “1” memaparkan pin komponen di lapisan atas “merah” untuk jalur topologi yang mengarah dari pin komponen ke detail “2”. Area yang tidak dienkapsulasi digunakan untuk bagian ini, dan hanya lapisan pertama yang diidentifikasi sebagai lapisan kabel. Ini tampak jelas dari sudut pandang desain, dan algoritma perutean akan menggunakan jalur topologi dengan lapisan atas terhubung ke warna merah. Namun, beberapa kendala dapat memberikan algoritme dengan opsi perutean lapisan lain sebelum secara otomatis merutekan bus khusus ini.

Saat bus diatur ke dalam jejak yang ketat pada lapisan pertama, perancang mulai merencanakan transisi ke lapisan ketiga pada detail 3, dengan mempertimbangkan jarak perjalanan bus di seluruh PCB. Perhatikan bahwa jalur topologi pada lapisan ketiga ini lebih lebar daripada lapisan atas karena ruang ekstra yang diperlukan untuk mengakomodasi impedansi. Selain itu, desain menentukan lokasi yang tepat (17 lubang) untuk konversi lapisan.

Karena jalur topologi mengikuti bagian kanan-tengah Gambar 3 untuk detail “4”, banyak persimpangan berbentuk T bit tunggal perlu ditarik dari koneksi jalur topologi dan pin komponen individu. Pilihan perancang PCB adalah untuk menjaga sebagian besar aliran koneksi pada lapisan 3 dan melalui lapisan lain untuk menghubungkan pin komponen. Jadi mereka menggambar area topologi untuk menunjukkan koneksi dari bundel utama ke lapisan 4 (merah muda), dan membuat kontak berbentuk T bit tunggal ini terhubung ke lapisan 2 dan kemudian terhubung ke pin perangkat menggunakan lubang tembus lainnya.

Jalur topologi berlanjut pada level 3 hingga detail “5” untuk menghubungkan perangkat aktif. Sambungan ini kemudian dihubungkan dari pin aktif ke resistor pull-down di bawah perangkat aktif. Perancang menggunakan area topologi lain untuk mengatur koneksi dari lapisan 3 ke lapisan 1, di mana pin komponen dibagi menjadi perangkat aktif dan resistor pull-down.

Tingkat perencanaan terperinci ini membutuhkan waktu sekitar 30 detik untuk diselesaikan. Setelah rencana ini ditangkap, perancang PCB mungkin ingin segera merutekan atau membuat rencana topologi lebih lanjut, dan kemudian menyelesaikan semua rencana topologi dengan perutean otomatis. Kurang dari 10 detik dari selesainya perencanaan hingga hasil pengkabelan otomatis. Kecepatan tidak terlalu penting, dan sebenarnya membuang-buang waktu jika niat perancang diabaikan dan kualitas kabel otomatis buruk. Diagram berikut menunjukkan hasil pengkabelan otomatis.

Perutean Topologi

Mulai dari kiri atas, semua kabel dari pin komponen terletak pada lapisan 1, seperti yang diungkapkan oleh perancang, dan dikompresi ke dalam struktur bus yang rapat, seperti yang ditunjukkan pada Rincian “1” dan “2” pada Gambar 4. Transisi antara level 1 dan level 3 terjadi secara rinci “3” dan berbentuk lubang tembus yang sangat memakan tempat. Sekali lagi, faktor impedansi diperhitungkan, sehingga garis lebih lebar dan lebih banyak spasi, seperti yang diwakili oleh jalur lebar sebenarnya.

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 4: Hasil routing dengan topologi 1 dan 3.

Seperti yang ditunjukkan secara rinci “4” pada Gambar 5, jalur topologi menjadi lebih besar karena kebutuhan untuk menggunakan lubang untuk mengakomodasi persimpangan tipe-T bit tunggal. Di sini rencananya kembali mencerminkan niat perancang untuk titik pertukaran tipe-T bit tunggal ini, pengkabelan dari lapisan 3 ke lapisan 4. Selain itu, jejak pada lapisan ketiga sangat ketat, meskipun sedikit mengembang di lubang penyisipan, segera mengencang lagi setelah melewati lubang.

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 5: Hasil routing dengan detail 4 topologi.

Gambar 6 menunjukkan hasil pengkabelan otomatis pada detail “5”. Koneksi perangkat aktif pada lapisan 3 memerlukan konversi ke lapisan 1. Lubang tembus disusun dengan rapi di atas pin komponen, dan kabel lapisan 1 dihubungkan ke komponen aktif terlebih dahulu dan kemudian ke resistor pull-down lapisan 1.

Bagaimana desainer PCB dapat menggunakan perencanaan topologi dan alat pengkabelan untuk menyelesaikan desain PCB dengan cepat?

Gambar 6: Hasil routing dengan topologi detail 5.

Kesimpulan dari contoh di atas adalah bahwa 17 bit dirinci menjadi empat jenis perangkat yang berbeda, mewakili maksud perancang untuk lapisan dan arah jalur, yang dapat ditangkap dalam waktu sekitar 30 detik. Kemudian kabel otomatis berkualitas tinggi dapat dilakukan, waktu yang dibutuhkan sekitar 10 detik.

Dengan menaikkan tingkat abstraksi dari pengkabelan ke perencanaan topologi, total waktu interkoneksi sangat berkurang, dan desainer memiliki pemahaman yang sangat jelas tentang kepadatan dan potensi untuk menyelesaikan desain sebelum interkoneksi dimulai, seperti mengapa kabel tetap pada titik ini desain? Mengapa tidak melanjutkan perencanaan dan menambahkan kabel di belakang? Kapan topologi lengkap akan direncanakan? Jika contoh di atas dipertimbangkan, abstraksi satu rencana dapat digunakan dengan rencana lain daripada dengan 17 jaringan terpisah dengan banyak segmen garis dan banyak lubang di setiap jaringan, sebuah konsep yang sangat penting ketika mempertimbangkan Engineering Change Order (ECO) .

Perintah Perubahan Rekayasa (ECO)

Pada contoh berikut, output pin FPGA tidak lengkap. Insinyur desain telah memberi tahu perancang PCB tentang fakta ini, tetapi karena alasan jadwal, mereka perlu memajukan desain sejauh mungkin sebelum output pin FPGA selesai.

Dalam hal keluaran pin yang diketahui, perancang PCB mulai merencanakan ruang FPGA, dan pada saat yang sama, perancang harus mempertimbangkan petunjuk dari perangkat lain ke FPGA. IO direncanakan berada di sisi kanan FPGA, tetapi sekarang berada di sisi kiri FPGA, menyebabkan output pin benar-benar berbeda dari rencana semula. Karena desainer bekerja pada tingkat abstraksi yang lebih tinggi, mereka dapat mengakomodasi perubahan ini dengan menghilangkan overhead pemindahan semua kabel di sekitar FPGA dan menggantinya dengan modifikasi jalur topologi.

Namun, bukan hanya FPGa yang terpengaruh; Keluaran pin baru ini juga memengaruhi petunjuk yang keluar dari perangkat terkait. Ujung jalur juga bergerak untuk mengakomodasi jalur masuk timah yang dienkapsulasi datar; Jika tidak, kabel twisted-pair akan dipilin, membuang-buang ruang berharga pada PCB berdensitas tinggi. Memutar untuk bit ini membutuhkan ruang ekstra untuk pengkabelan dan perforasi, yang mungkin tidak terpenuhi pada akhir fase desain. Jika jadwal padat, tidak mungkin melakukan penyesuaian seperti itu pada semua rute tersebut. Intinya adalah bahwa perencanaan topologi memberikan tingkat abstraksi yang lebih tinggi, sehingga menerapkan ECO ini jauh lebih mudah.

Algoritme perutean otomatis yang mengikuti maksud perancang menetapkan prioritas kualitas di atas prioritas kuantitas. Jika masalah kualitas diidentifikasi, lebih baik membiarkan koneksi gagal daripada menghasilkan kabel berkualitas buruk, karena dua alasan. Pertama, lebih mudah untuk menghubungkan koneksi yang gagal daripada membersihkan kabel ini dengan hasil yang buruk dan operasi kabel lainnya yang mengotomatiskan kabel. Kedua, niat desainer dilakukan dan desainer dibiarkan menentukan kualitas sambungan. Namun, ide-ide ini hanya berguna jika koneksi kabel yang gagal relatif sederhana dan terlokalisasi.

Contoh yang baik adalah ketidakmampuan seorang cabler untuk mencapai 100% koneksi yang direncanakan. Alih-alih mengorbankan kualitas, biarkan beberapa perencanaan gagal, meninggalkan beberapa kabel yang tidak terhubung. Semua kabel dirutekan dengan perencanaan topologi, tetapi tidak semua mengarah ke pin komponen. Ini memastikan bahwa ada ruang untuk koneksi yang gagal dan menyediakan koneksi yang relatif mudah.

Ringkasan artikel ini

Perencanaan topologi adalah alat yang bekerja dengan proses desain PCB bersinyal digital dan mudah diakses oleh insinyur desain, tetapi juga memiliki kemampuan aliran spasial, lapisan, dan koneksi khusus untuk pertimbangan perencanaan yang kompleks. Desainer PCB dapat menggunakan alat perencanaan topologi pada awal desain atau setelah insinyur desain memperoleh IP mereka, tergantung pada siapa yang menggunakan alat fleksibel ini agar paling sesuai dengan lingkungan desain mereka.

Pengkabelan topologi cukup mengikuti rencana atau maksud perancang untuk memberikan hasil pemasangan kabel berkualitas tinggi. Perencanaan topologi, ketika berhadapan dengan ECO, jauh lebih cepat untuk dioperasikan daripada koneksi terpisah, sehingga memungkinkan cabler topologi untuk mengadopsi ECO lebih cepat, memberikan hasil yang cepat dan akurat.