Questo documento si concentra sul PCB i progettisti che utilizzano l’IP e utilizzano ulteriormente la pianificazione della topologia e gli strumenti di routing per supportare l’IP, completano rapidamente l’intero progetto del PCB. Come si può vedere dalla Figura 1, la responsabilità del progettista è ottenere l’IP disponendo un piccolo numero di componenti necessari e pianificando percorsi di interconnessione critici tra di loro. Una volta ottenuto l’IP, le informazioni IP possono essere fornite ai progettisti di PCB che si occupano del resto del progetto.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 1: Gli ingegneri progettisti ottengono l’IP, i progettisti di PCB utilizzano ulteriormente la pianificazione della topologia e gli strumenti di cablaggio per supportare l’IP, completando rapidamente l’intero design del PCB.

Invece di dover passare attraverso un processo di interazione e iterazione tra ingegneri progettisti e progettisti di PCB per ottenere l’intento di progettazione corretto, gli ingegneri progettisti ottengono già queste informazioni e i risultati sono abbastanza accurati, il che aiuta molto i progettisti di PCB. In molti progetti, i progettisti e i progettisti di PCB eseguono layout e cablaggi interattivi, il che richiede tempo prezioso da entrambe le parti. Storicamente, l’interattività è necessaria, ma richiede tempo e inefficiente. Il piano iniziale fornito dal progettista potrebbe essere solo un disegno manuale senza componenti, larghezza del bus o segnali di uscita dei pin adeguati.

Mentre gli ingegneri che utilizzano tecniche di pianificazione della topologia possono acquisire il layout e le interconnessioni di alcuni componenti man mano che i progettisti di PCB vengono coinvolti nella progettazione, la progettazione potrebbe richiedere il layout di altri componenti, acquisire altre strutture IO e bus e tutte le interconnessioni.

I progettisti di PCB devono adottare la pianificazione della topologia e interagire con componenti disposti e non disposti per ottenere un layout ottimale e una pianificazione dell’interazione, migliorando così l’efficienza della progettazione dei PCB.

Dopo aver tracciato le aree critiche e ad alta densità e ottenuto la pianificazione della topologia, il layout può essere completato prima della pianificazione della topologia finale. Pertanto, alcuni percorsi di topologia potrebbero dover funzionare con il layout esistente. Sebbene abbiano una priorità inferiore, devono comunque essere collegati. Quindi parte della pianificazione è stata generata attorno al layout dei componenti. Inoltre, questo livello di pianificazione può richiedere maggiori dettagli per dare la necessaria priorità ad altri segnali.

Pianificazione dettagliata della topologia

La Figura 2 mostra un layout dettagliato dei componenti dopo che sono stati disposti. Il bus ha 17 bit in totale e hanno un flusso di segnale abbastanza ben organizzato.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 2: Le linee di rete per questi bus sono il risultato della pianificazione e del layout della topologia con una priorità più alta.

Per pianificare questo bus, i progettisti di PCB devono considerare le barriere esistenti, le regole di progettazione dei livelli e altri importanti vincoli. Con queste condizioni in mente, hanno mappato un percorso topologico per il bus come mostrato nella Figura 3.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 3: Il bus pianificato.

Nella Figura 3, il dettaglio “1” dispone i pin del componente sullo strato superiore di “rosso” per il percorso topologico che porta dai pin del componente al dettaglio “2”. L’area non incapsulata utilizzata per questa parte e solo il primo strato è identificata come strato di cablaggio. Questo sembra ovvio da un punto di vista del design e l’algoritmo di routing utilizzerà il percorso topologico con il livello superiore connesso al rosso. Tuttavia, alcuni ostacoli possono fornire all’algoritmo altre opzioni di routing del livello prima di instradare automaticamente questo particolare bus.

Poiché il bus è organizzato in tracce strette al primo livello, il progettista inizia a pianificare la transizione al terzo livello al dettaglio 3, tenendo conto della distanza percorsa dal bus attraverso l’intero PCB. Si noti che questo percorso topologico sul terzo strato è più ampio dello strato superiore a causa dello spazio aggiuntivo richiesto per accogliere l’impedenza. Inoltre, il progetto specifica la posizione esatta (17 fori) per la conversione del livello.

Poiché il percorso topologico segue la porzione centrale destra della Figura 3 per il dettaglio “4”, è necessario tracciare molte giunzioni a forma di T a bit singolo dalle connessioni del percorso topologico e dai singoli pin dei componenti. La scelta del progettista del PCB è di mantenere la maggior parte del flusso di connessione sul livello 3 e attraverso altri livelli per il collegamento dei pin dei componenti. Quindi hanno disegnato un’area della topologia per indicare la connessione dal fascio principale al livello 4 (rosa) e hanno fatto connettere questi contatti a forma di T a bit singolo al livello 2 e quindi connettersi ai pin del dispositivo utilizzando altri fori passanti.

I percorsi topologici continuano al livello 3 fino al dettaglio “5” per connettere i dispositivi attivi. Queste connessioni vengono quindi collegate dai pin attivi a un resistore di pull-down sotto il dispositivo attivo. Il progettista utilizza un’altra area della topologia per regolare le connessioni dal livello 3 al livello 1, dove i pin dei componenti sono divisi in dispositivi attivi e resistori pull-down.

Questo livello di pianificazione dettagliata ha richiesto circa 30 secondi per essere completato. Una volta acquisito questo piano, il progettista di PCB potrebbe voler instradare immediatamente o creare ulteriori piani di topologia, quindi completare tutti i piani di topologia con l’instradamento automatico. Meno di 10 secondi dal completamento della progettazione ai risultati del cablaggio automatico. La velocità non ha molta importanza, e infatti è una perdita di tempo se le intenzioni del progettista vengono ignorate e la qualità del cablaggio automatico è scadente. Gli schemi seguenti mostrano i risultati del cablaggio automatico.

Topologia Routing

A partire dall’angolo in alto a sinistra, tutti i fili dei pin del componente sono posizionati sul livello 1, come espresso dal progettista, e compressi in una struttura bus stretta, come mostrato nei dettagli “1” e “2” nella Figura 4. Il passaggio tra il livello 1 e il livello 3 avviene nel dettaglio “3” e assume la forma di un foro passante molto ingombrante. Anche in questo caso, viene preso in considerazione il fattore di impedenza, quindi le linee sono più larghe e più distanziate, come rappresentato dal percorso della larghezza effettiva.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 4: Risultati del routing con le topologie 1 e 3.

Come mostrato nel dettaglio “4” in Figura 5, il percorso della topologia diventa più grande a causa della necessità di utilizzare fori per ospitare giunzioni di tipo T a bit singolo. Qui il piano riflette nuovamente l’intenzione del progettista per questi punti di scambio di tipo T a bit singolo, cablando dal livello 3 al livello 4. Inoltre, la traccia sul terzo strato è molto stretta, sebbene si espanda un po’ nel foro di inserimento, presto si restringe di nuovo dopo aver superato il foro.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 5: Risultato del routing con topologia di dettaglio 4.

La Figura 6 mostra il risultato del cablaggio automatico al dettaglio “5”. Le connessioni dei dispositivi attivi al livello 3 richiedono la conversione al livello 1. I fori passanti sono disposti ordinatamente sopra i pin del componente e il filo di livello 1 è collegato prima al componente attivo e poi al resistore di pull-down di livello 1.

In che modo i progettisti di PCB possono utilizzare la pianificazione della topologia e gli strumenti di cablaggio per completare rapidamente la progettazione di PCB?

Figura 6: Il risultato del routing con la topologia di dettaglio 5.

La conclusione dell’esempio precedente è che i 17 bit sono dettagliati in quattro diversi tipi di dispositivi, che rappresentano l’intenzione del progettista per la direzione del livello e del percorso, che può essere acquisita in circa 30 secondi. Quindi è possibile eseguire un cablaggio automatico di alta qualità, il tempo richiesto è di circa 10 secondi.

Aumentando il livello di astrazione dal cablaggio alla pianificazione della topologia, il tempo totale di interconnessione è notevolmente ridotto e i progettisti hanno una comprensione davvero chiara della densità e del potenziale per completare il progetto prima che inizi l’interconnessione, ad esempio perché continuare a cablare a questo punto in il design? Perché non andare avanti con la pianificazione e aggiungere il cablaggio nella parte posteriore? Quando sarà pianificata la topologia completa? Se si considera l’esempio precedente, l’astrazione di un piano può essere utilizzata con un altro piano anziché con 17 reti separate con molti segmenti di linea e molti fori in ciascuna rete, un concetto particolarmente importante quando si considera un Ordine di cambiamento tecnico (ECO) .

Ordine di modifica tecnica (ECO)

Nell’esempio seguente, l’uscita del pin FPGA è incompleta. Gli ingegneri progettisti hanno informato i progettisti di PCB di questo fatto, ma per motivi di pianificazione, devono far avanzare il progetto il più possibile prima che l’uscita del pin FPGA sia completa.

In caso di uscita pin nota, il progettista PCB inizia a pianificare lo spazio FPGA e, allo stesso tempo, il progettista dovrebbe considerare i cavi da altri dispositivi a FPGA. L’IO è stato progettato per essere sul lato destro dell’FPGA, ma ora è sul lato sinistro dell’FPGA, rendendo l’uscita del pin completamente diversa dal piano originale. Poiché i progettisti lavorano a un livello di astrazione più elevato, possono adattarsi a queste modifiche rimuovendo il sovraccarico dovuto allo spostamento di tutti i cavi attorno all’FPGA e sostituendolo con modifiche del percorso della topologia.

Tuttavia, non sono solo gli FPGa a essere interessati; Queste nuove uscite dei pin influenzano anche i cavi in ​​uscita dai relativi dispositivi. Anche l’estremità del percorso si sposta per accogliere il percorso di ingresso del piombo incapsulato in piano; In caso contrario, i cavi a doppino ritorto saranno attorcigliati, sprecando spazio prezioso sul PCB ad alta densità. La torsione per questi bit richiede spazio aggiuntivo per il cablaggio e le perforazioni, che potrebbero non essere soddisfatti alla fine della fase di progettazione. Se il programma fosse stretto, sarebbe impossibile apportare tali modifiche a tutte queste rotte. Il punto è che la pianificazione della topologia fornisce un livello di astrazione più elevato, quindi l’implementazione di questi ECO è molto più semplice.

L’algoritmo di instradamento automatico che segue l’intento del progettista imposta una priorità di qualità su una priorità di quantità. Se viene identificato un problema di qualità, è giusto lasciar fallire la connessione piuttosto che produrre un cablaggio di scarsa qualità, per due motivi. Innanzitutto, è più facile collegare una connessione guasta piuttosto che ripulire questo cablaggio con risultati scadenti e altre operazioni di cablaggio che automatizzano il cablaggio. In secondo luogo, l’intento del progettista viene realizzato e viene lasciato al progettista il compito di determinare la qualità della connessione. Tuttavia, queste idee sono utili solo se le connessioni del cablaggio fallito sono relativamente semplici e localizzate.

Un buon esempio è l’incapacità di un cablatore di realizzare connessioni pianificate al 100%. Invece di sacrificare la qualità, consenti a qualche pianificazione di fallire, lasciando dietro di sé alcuni cablaggi non collegati. Tutti i cavi vengono instradati dalla pianificazione della topologia, ma non tutti portano ai pin dei componenti. Ciò garantisce che ci sia spazio per le connessioni non riuscite e fornisce una connessione relativamente facile.

Questo riassunto dell’articolo

La pianificazione della topologia è uno strumento che funziona con un processo di progettazione PCB segnalato digitale ed è facilmente accessibile ai progettisti, ma ha anche capacità spaziali, di livello e di flusso di connessione specifiche per considerazioni di pianificazione complesse. I progettisti di PCB possono utilizzare lo strumento di pianificazione della topologia all’inizio del progetto o dopo che l’ingegnere progettista ha ottenuto il proprio IP, a seconda di chi utilizza questo strumento flessibile per adattarsi al meglio al proprio ambiente di progettazione.

I cablatori di topologia seguono semplicemente il piano o l’intento del progettista per fornire risultati di cablaggio di alta qualità. La pianificazione della topologia, di fronte a ECO, è molto più veloce da operare rispetto alle connessioni separate, consentendo così al cablatore di topologia di adottare ECO più rapidamente, fornendo risultati rapidi e accurati.