באמצעות ניתוח המאפיינים הטפיליים של ויאס, אנו יכולים לראות זאת במהירות גבוהה PCB עיצוב, דרך פשוטים לכאורה מביאים לעתים קרובות השפעות שליליות גדולות לתכנון המעגל. על מנת להפחית את ההשפעות השליליות הנגרמות מההשפעות הטפיליות של הצינורות, ניתן לעשות את הפעולות הבאות בתכנון:

1. בהתחשב בעלות ובאיכות האות, בחר גודל סביר באמצעות גודל. לדוגמה, עבור עיצוב PCB של מודול זיכרון של 6-10 שכבות, עדיף להשתמש ב-10/20Mil (קדוח/פד). עבור כמה לוחות בגודל קטן בצפיפות גבוהה, אתה יכול גם לנסות להשתמש ב-8/18Mil. חור. בתנאים הטכניים הנוכחיים, קשה להשתמש ב-vias קטנים יותר. עבור חיבורי חשמל או הארקה, אתה יכול לשקול שימוש בגודל גדול יותר כדי להפחית את העכבה.

2. ניתן להסיק משתי הנוסחאות שנדונו לעיל ששימוש ב-PCB דק יותר מועיל להפחתת שני הפרמטרים הטפילים של ה-via.

3. השתדלו לא לשנות את השכבות של עקבות האותות בלוח ה-PCB, כלומר השתדלו לא להשתמש בוויאים מיותרים.

4. יש לקדוח את פיני הכוח והארקה בקרבת מקום, וההובלה בין ה-via לפין צריכה להיות קצרה ככל האפשר, כי הם יגדילו את השראות. יחד עם זאת, מובילי המתח והארקה צריכים להיות עבים ככל האפשר כדי להפחית את העכבה.

5. מקם כמה חיבורים מוארקים ליד ה-vias של שכבת האות כדי לספק את הלולאה הקרובה ביותר לאות. זה אפילו אפשרי למקם מספר רב של חיבורי הארקה מיותרים על לוח ה-PCB. כמובן, העיצוב צריך להיות גמיש. מודל ה-via שנדון קודם לכן הוא המקרה שבו יש רפידות על כל שכבה. לפעמים, אנחנו יכולים להפחית או אפילו להסיר את הרפידות של כמה שכבות. במיוחד כאשר צפיפות הוויאס גבוהה מאוד, הדבר עלול להוביל להיווצרות חריץ שבירה המפריד בין הלולאה בשכבת הנחושת. כדי לפתור בעיה זו, בנוסף להזזת מיקום ה-via, נוכל לשקול גם הנחת ה-via על שכבת הנחושת. גודל הרפידה מצטמצם.