1はじめに

プリント回路基板 （PCB）シグナルインテグリティは、近年ホットな話題になっています。 PCBシグナルインテグリティに影響を与える要因の分析に関する国内の研究報告は数多くありますが、シグナルロステスト技術の現状の紹介は比較的まれです。

PCB伝送線路の信号損失の原因は、材料の導体損失と誘電損失であり、銅箔抵抗、銅箔の粗さ、放射損失、インピーダンスの不一致、クロストークなどの要因の影響も受けます。 サプライチェーンでは、銅張積層板（CCL）メーカーとPCBエクスプレスメーカーの受け入れ指標は、誘電率と誘電損失を使用しています。 一方、PCB Expressメーカーと端子の間のインジケータは、図1に示すように、通常、インピーダンスと挿入損失を使用します。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

高速PCBの設計と使用の場合、PCB伝送ラインの信号損失を迅速かつ効果的に測定する方法は、PCB設計パラメータの設定、シミュレーションのデバッグ、および製造プロセスの制御にとって非常に重要です。

2.PCB挿入損失試験技術の現状

現在業界で使用されているPCB信号損失テスト方法は、使用されている機器から分類され、時間領域または周波数領域に基づいて650つのカテゴリに分類できます。 時間領域テスト機器は、時間領域反射率計（TDR）または時間領域透過率計（TImeDomain Transmission、TDT）です。 周波数領域テスト機器は、Vector Network Analyzer（VNA）です。 IPC-TMXNUMX試験仕様では、PCB信号損失試験には、周波数領域法、実効帯域幅法、ルートパルスエネルギー法、短パルス伝搬法、シングルエンドTDR差動挿入損失法のXNUMXつの試験方法が推奨されています。

2.1周波数領域法

周波数領域法は、主にベクトルネットワークアナライザを使用して伝送線路のSパラメータを測定し、挿入損失値を直接読み取り、特定の周波数範囲（1 GHz〜など）での平均挿入損失のフィッティングスロープを使用します。 5 GHz）ボードの合格/不合格を測定します。

周波数領域法の測定精度の違いは、主に校正法によるものです。 さまざまな校正方法に応じて、SLOT（Short-Line-Open-Thru）、MulTI-Line TRL（Thru-Reflect-Line）、およびEcal（Electronic calibraTIon）電子校正方法に分類できます。

SLOTは通常、標準的なキャリブレーション方法と見なされています[5]。 キャリブレーションモデルには12個のエラーパラメータがあります。 SLOT法の校正精度は、校正部品によって決まります。 高精度校正部品は測定器メーカーから提供されていますが、高価であり、一般的に同軸環境にしか適さないため、校正に時間がかかり、測定端子数が増えると幾何学的に増加します。

MulTI-Line TRL法は、主に非同軸校正測定に使用されます[6]。 ユーザーが使用する伝送線路の材質とテスト周波数に応じて、図2に示すように、TRL校正部品が設計および製造されます。マルチラインTRLは、SLOTよりも設計および製造が容易ですが、校正時間はマルチラインTRL法も、測定端子の数が増えると幾何学的に増加します。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

時間のかかる校正の問題を解決するために、測定機器メーカーはEcal電子校正法を導入しました[7]。 Ecalは伝送規格です。 校正精度は、主に元の校正部品によって決まります。 同時に、テストケーブルの安定性とテストフィクスチャデバイスの複製がテストされます。 パフォーマンスとテスト頻度の補間アルゴリズムも、テストの精度に影響を与えます。 通常、電子校正キットを使用して基準面をテストケーブルの端まで校正してから、埋め込み解除方法を使用してフィクスチャのケーブル長を補正します。 図3に示すように。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

例として差動伝送ラインの挿入損失を取得するために、1つの校正方法の比較を表XNUMXに示します。

2.2有効帯域幅方式

実効帯域幅（EBW）は、厳密な意味での伝送線路損失αの定性的測定です。 挿入損失の定量値を提供することはできませんが、EBWと呼ばれるパラメータを提供します。 有効な帯域幅法は、特定の立ち上がり時間のステップ信号をTDRを介して伝送ラインに送信し、TDR機器とDUTが接続された後の立ち上がり時間の最大勾配を測定し、それを損失係数としてMVで決定することです。 /NS。 より正確には、それが決定するのは相対的な総損失係数であり、これを使用して、表面から表面へ、または層から層への送電線損失の変化を識別することができます[8]。 最大スロープは計測器から直接測定できるため、プリント回路基板の量産試験には実効帯域幅法がよく使用されます。 EBWテストの概略図を図4に示します。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

2.3ルートパルスエネルギー法

Root ImPulse Energy（RIE）は通常、TDR機器を使用して、基準損失ラインとテスト伝送ラインのTDR波形を取得し、TDR波形に対して信号処理を実行します。 RIEテストプロセスを図5に示します。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

2.4短パルス伝搬法

短パルス伝搬法（SPPと呼ばれる短パルス伝搬）のテスト原理は、30mmと100mmなどの異なる長さの6つの伝送線路を測定し、40つの間の差を測定することによってパラメータの減衰係数と位相を抽出することです。伝送線路の長さ。 図XNUMXに示すように、一定です。この方法を使用すると、コネクタ、ケーブル、プローブ、およびオシロスコープの精度の影響を最小限に抑えることができます。 高性能TDR機器とIFN（Impulse Forming Network）を使用する場合、テスト周波数はXNUMXGHzまで高くなる可能性があります。

2.5シングルエンドTDR差動挿入損失法

シングルエンドTDRから差動挿入損失（SET2DIL）は、4ポートVNAを使用した差動挿入損失テストとは異なります。 この方法では、7ポートTDR計測器を使用して、TDRステップ応答を差動伝送ラインに送信します。図2に示すように、差動伝送ラインの端が短絡されます。SET2DILメソッドの一般的な測定周波数範囲は12 GHz〜です。 2 GHzであり、測定精度は主にテストケーブルの不整合な遅延とDUTのインピーダンスの不一致によって影響を受けます。 SET4DIL方式の利点は、高価な8ポートVNAとその校正部品を使用する必要がないことです。 テストされた部品の伝送ラインの長さは、VNA方式の半分にすぎません。 校正部はシンプルな構造で、校正時間が大幅に短縮されます。 PCB製造に非常に適しています。 図XNUMXに示すように、バッチテスト。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

3試験装置と試験結果

SET2DILテストボード、SPPテストボード、およびマルチラインTRLテストボードは、誘電率3.8、誘電損失0.008、およびRTF銅箔のCCLを使用して作成されました。 テスト機器は、DSA8300サンプリングオシロスコープとE5071Cベクトルネットワークアナライザでした。 各メソッドの挿入損失の差テスト結果を表2に示します。

PCBプリント回路基板のシグナルインテグリティの影響因子の分析

4まとめ

この記事では、主に業界で現在使用されているいくつかのPCB伝送線路の信号損失測定方法を紹介します。 使用されるテスト方法が異なるため、測定された挿入損失値は異なり、テスト結果を水平方向に直接比較することはできません。 したがって、さまざまな技術的手法の利点と制限に応じて適切な信号損失テスト技術を選択し、それぞれのニーズと組み合わせる必要があります。