Makalah iki fokus ing PCB desainer nggunakake IP, lan luwih nggunakake alat topologi lan alat nuntun kanggo ndhukung IP, ngrampungake kabeh desain PCB kanthi cepet. Kaya sing sampeyan ngerteni saka Gambar 1, tanggung jawab insinyur desain yaiku entuk IP kanthi nyedhiyakake sawetara komponen sing dibutuhake lan ngrencanakake jalur interkoneksi kritis ing antarane. Sawise IP dipikolehi, informasi IP bisa diwenehake menyang desainer PCB sing nindakake desain liyane.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 1: Insinyur desain entuk IP, perancang PCB luwih nggunakake alat topologi lan alat kabel kanggo ndhukung IP, kanthi cepet ngrampungake kabeh desain PCB.

Ora kudu ngalami proses interaksi lan iterasi ing antarane para insinyur desain lan desainer PCB kanggo entuk maksud desain sing bener, para insinyur desain wis entuk informasi iki lan asile cukup akurat, sing akeh mbantu desainer PCB. Ing pirang-pirang desain, para insinyur desainer lan desainer PCB nggawe tata letak interaktif lan kabel, sing nggunakake wektu sing larang kanggo loro-lorone. Secara historis, interaktivitas perlu, nanging mbutuhake wektu lan ora efisien. Rencana awal sing diwenehake dening insinyur desain bisa uga nggambar kanthi manual tanpa komponen, jembar bis, utawa isyarat output pin sing tepat.

Nalika insinyur sing nggunakake teknik perencanaan topologi bisa nyekel tata letak lan interkoneksi sawetara komponen amarga desainer PCB melu desain, desain bisa uga mbutuhake tata letak komponen liyane, njupuk struktur IO lan bis liyane, lan kabeh interkoneksi.

Desainer PCB kudu nggunakake perencanaan topologi lan sesambungan karo komponen sing wis ditemtokake lan ora dilindhungi kanggo entuk tata letak optimal lan perencanaan interaksi, saengga bisa nambah efisiensi desain PCB.

Sawise wilayah kritis lan kapadhetan dhuwur ditata lan rencana topologi dipikolehi, tata letak bisa rampung sadurunge perencanaan topologi pungkasan. Mula, sawetara jalur topologi bisa uga kudu cocog karo tata letak sing ana. Sanajan prioritas luwih murah, dheweke isih kudu nyambung. Mangkene bagean saka perencanaan digawe ngubengi tata letak komponen. Kajaba iku, level perencanaan iki bisa uga mbutuhake luwih rinci kanggo menehi prioritas penting kanggo sinyal liyane.

Rencana topologi rinci

Gambar 2 nuduhake tata letak rinci babagan komponen sawise ditata. Bis kasebut duwe total 17 bit, lan aliran sinyal sing cukup diatur.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 2: Jalur jaringan kanggo bis kasebut minangka asil saka rencana lan tata letak topologi kanthi prioritas sing luwih dhuwur.

Kanggo ngrencanakake bis iki, para desainer PCB kudu nganggep alangan sing ana, aturan desain lapisan, lan alangan penting liyane. Kanthi kahanan kasebut, dheweke nggawe jalur topologi kanggo bis kaya sing ditampilake ing Gambar 3.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 3: Bis sing direncanakake.

Ing Gambar 3, detail “1” nyelehake pin komponen ing lapisan ndhuwur “abang” kanggo jalur topologis saka pin komponen menyang detail “2”. Area sing ora dikapsulasi digunakake kanggo bagean iki, lan mung lapisan pertama sing diidentifikasi minangka lapisan cabling. Katon jelas saka sudut pandang desain, lan algoritma nuntun bakal nggunakake jalur topologis kanthi lapisan ndhuwur sing gegandhengan karo abang. Nanging, sawetara alangan bisa uga nyedhiyakake algoritma kanthi opsi nuntun lapisan liyane sadurunge nuntun bis tartamtu iki.

Nalika bis diatur dadi jejak sing nyenyet ing lapisan pisanan, desainer wiwit ngrencanakake transisi menyang lapisan katelu kanthi rinci 3, kanthi njupuk jarak bis ing kabeh PCB. Elinga yen jalur topologis ing lapisan katelu luwih jembar tinimbang lapisan ndhuwur amarga papan ekstra sing dibutuhake kanggo nampung impedansi. Kajaba iku, desain nemtokake lokasi sing pas (17 bolongan) kanggo konversi lapisan.

Amarga jalur topologis ngetutake bagean tengah tengen Gambar 3 nganti rinci “4”, akeh persimpangan bentuk T-bit siji kudu ditarik saka sambungan jalur topologis lan pin komponen individu. Pilihan desainer PCB yaiku supaya paling akeh aliran sambungan ing lapisan 3 lan liwat lapisan liyane kanggo nyambungake pin komponen. Dadi, dheweke nggambar area topologi kanggo nuduhake sambungan saka bundel utama menyang lapisan 4 (jambon), lan kontak-kontak T-bit siji iki nyambung menyang lapisan 2 banjur nyambung menyang pin piranti kanthi nggunakake bolongan liyane.

Jalur topologis terus ing level 3 nganti rinci “5” kanggo nyambung piranti aktif. Sambungan kasebut banjur disambungake saka pin aktif menyang resistor tarik-mudhun ing ngisor piranti aktif. Desainer nggunakake area topologi liyane kanggo ngatur sambungan saka lapisan 3 nganti lapisan 1, ing endi pin komponen dibagi dadi piranti aktif lan resistor tarik-mudhun.

Tingkat perencanaan rinci iki mbutuhake udakara 30 detik kanggo ngrampungake. Sawise rencana iki dijupuk, desainer PCB bisa uga pengin langsung rute utawa nggawe rencana topologi luwih lanjut, banjur ngrampungake kabeh rencana topologi kanthi perutean otomatis. Kurang saka 10 detik wiwit rampung rencana nganti asil kabel otomatis. Kecepetan ora penting, lan nyatane mbuwang-mbuwang wektu yen rancangane desainer ora digatekake lan kualitas kabel otomatis kurang. Diagram ing ngisor iki nuduhake asil kabel otomatis.

Route Topologi

Miwiti ing sisih kiwa ndhuwur, kabeh kabel saka pin komponen dununge ing lapisan 1, kaya sing diandharake dening desainer, lan dikompres dadi struktur bis sing sempit, kaya sing ditampilake ing Rincian “1” lan “2” ing Gambar 4. Transisi ing antarane level 1 lan level 3 kedadeyan kanthi rinci “3” lan wujud bolongan liwat sing akeh banget. Maneh, faktor impedansi dianggep, saengga garis kasebut luwih jembar lan luwih akeh, sing diwakili dening jalur lebar sing nyata.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 4: Asil nuntun kanthi topologi 1 lan 3.

Kaya sing dituduhake kanthi rinci “4” ing Gambar 5, jalur topologi dadi luwih gedhe amarga kudu nggunakake bolongan kanggo nampung persimpangan tipe T siji-bit. Ing kene, rencana kasebut maneh nggambarake tujuwane para desainer kanggo nilai tukar tipe T bit siji, kabel saka lapisan 3 nganti lapisan 4. Kajaba iku, jejak ing lapisan kaping telu kenceng banget, sanajan wis amba ing bolongan sisipan, mengko bakal kenceng maneh sawise ngliwati bolongan kasebut.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 5: Asil nuntun kanthi rinci 4 topologi.

Gambar 6 nuduhake asil kabel otomatis kanthi rinci “5”. Sambungan piranti aktif ing lapisan 3 mbutuhake konversi menyang lapisan 1. Bolongan liwat disusun kanthi rapi ing sadhuwure pin komponen, lan lapisan 1 kawat disambungake menyang komponen aktif dhisik banjur menyang resistor tarik-mudhun lapisan.

Kepiye desainer PCB nggunakake alat topologi lan alat kabel kanggo ngrampungake desain PCB kanthi cepet

Gambar 6: Asil nuntun kanthi rinci 5 topologi.

Kesimpulan saka conto ing ndhuwur yaiku 17 bit rinci dadi patang jinis piranti, makili tujuane desainer kanggo lapisan lan arah dalan, sing bisa dijupuk udakara 30 detik. Banjur kabel otomatis kanthi kualitas dhuwur bisa ditindakake, wektu sing dibutuhake udakara 10 detik.

Kanthi nambah tingkat abstraksi saka kabel menyang rencana topologi, total wektu interkoneksi suda banget, lan para desainer duwe pangerten sing jelas babagan kapadhetan lan potensial kanggo ngrampungake desain sadurunge interkoneksi diwiwiti, kayata kenapa kabel tetep ing titik iki desaine? Napa ora ndhisiki rencana lan nambah kabel ing sisih mburi? Kapan topologi lengkap bakal direncanakake? Yen conto ing ndhuwur dianggep, abstraksi saka siji rencana bisa digunakake karo rencana liyane tinimbang karo 17 jaringan sing beda kanthi akeh segmen garis lan akeh bolongan ing saben jaringan, sawijining konsep sing penting banget nalika ngelingi Urutan Perubahan Teknik (ECO) .

Urutan Ganti Teknik (ECO)

Ing conto ing ngisor iki, output pin FPGA durung lengkap. Para insinyur desain wis menehi informasi babagan desainer PCB iki, nanging amarga jadwal, dheweke kudu maju desain sadurunge output pin FPGA rampung.

Ing output pin sing dingerteni, desainer PCB wiwit ngrancang ruang FPGA, lan ing wektu sing padha, desainer kudu nimbang petunjuk saka piranti liyane menyang FPGA. IO direncanakake ana ing sisih tengen FPGA, nanging saiki ana ing sisih kiwa FPGA, nyebabake output pin beda banget karo rencana asli. Amarga desainer kerja ing tingkat abstraksi sing luwih dhuwur, dheweke bisa nampa pangowahan kasebut kanthi mbusak overhead mindhah kabeh kabel ing sekitar FPGA lan ngganti modifikasi jalur topologi.

Nanging, ora mung FPGas sing kena pengaruh; Output pin anyar iki uga mengaruhi petunjuk sing metu saka piranti sing gegandhengan. Pungkasan dalan uga obah supaya bisa nampung jalur entri timbal sing enkapsulasi; Yen ora, kabel pasangan twisted bakal bengkong, mbuang-buang papan sing penting ing PCB kanthi kepadatan tinggi. Twisting kanggo bit iki mbutuhake papan ekstra kanggo kabel lan perforasi, sing bisa uga ora bisa ditemokake ing pungkasan tahap desain. Yen jadwal kasebut sempit, ora bakal bisa nyetel kanggo kabeh rute kasebut. Intine yaiku supaya rencana topologi nyedhiyakake abstraksi sing luwih dhuwur, mula ngetrapake ECO kasebut luwih gampang.

Algoritma perutean otomatis sing ngetutake kekarepan desainer nyedhiyakake prioritas kualitas tinimbang prioritas kuantitas. Yen ana masalah kualitas sing diidentifikasi, luwih becik supaya sambungan kasebut gagal tinimbang ngasilake kabel sing kurang apik, amarga rong sebab. Kaping pisanan, luwih gampang nyambungake sambungan sing gagal tinimbang ngresiki kabel iki kanthi asil sing ora apik lan operasi kabel liyane sing ngotomatisasi kabel. Kapindho, maksud desainer ditindakake lan para desainer ditinggalake kanggo nemtokake kualitas sambungan kasebut. Nanging, ide kasebut mung migunani yen sambungan kabel sing gagal cukup gampang lan dilokalisasi.

Conto sing apik yaiku ketidakmampuan cabler kanggo nggayuh 100% sambungan sing direncanakake. Aja ngorbanake kualitas, wenehi sawetara rencana gagal, ninggali sawetara kabel sing ora ana gandhengane. Kabeh kabel diterusake kanthi rencana topologi, nanging ora kabeh nyebabake pin komponen. Iki nggawe manawa ana ruangan kanggo sambungan sing gagal lan nyedhiyakake sambungan sing gampang.

Ringkesan artikel iki

Perencanaan topologi minangka alat sing bisa digunakake kanthi proses desain PCB kanthi sinyal digital lan gampang diakses para insinyur desain, nanging uga duwe kemampuan spasial, lapisan, lan sambungan tartamtu kanggo pertimbangan perencanaan sing kompleks. Desainer PCB bisa nggunakake alat perencanaan topologi ing wiwitan desain utawa sawise insinyur desain entuk IP, gumantung saka sing nggunakake alat fleksibel iki supaya cocog karo lingkungan desain.

Pemancing topologi mung ngetutake rencana utawa tujuane desainer kanggo nyedhiyakake asil kabel kanthi kualitas dhuwur. Perencanaan topologi, nalika ngadhepi ECO, luwih cepet dioperasikake tinimbang sambungan sing beda, saengga bisa nggawe ahli topologi nganggo ECO kanthi luwih cepet, menehi asil sing cepet lan akurat.