In 고속 HDI PCB 디자인을 통한 디자인은 중요한 요소입니다. 홀, 홀 주변의 패드 영역, POWER 레이어의 격리 영역으로 구성되며 일반적으로 블라인드 홀, 매립 홀 및 스루 홀의 세 가지 유형으로 나뉩니다. PCB 설계 과정에서 비아의 기생 커패시턴스 및 기생 인덕턴스 분석을 통해 고속 PCB 비아 설계 시 주의 사항을 요약한다.

현재 고속 PCB 설계는 통신, 컴퓨터, 그래픽 및 이미지 처리 및 기타 분야에서 널리 사용됩니다. 모든 첨단 부가가치 전자 제품 디자인은 저전력 소모, 저전자파 방사, 고신뢰성, 소형화, 경량화 등의 특징을 추구하고 있습니다. 위의 목표를 달성하기 위해서는 고속 PCB 설계에서 비아 설계가 중요한 요소이다.

1. 경유
Via는 다층 PCB 설계에서 중요한 요소입니다. 비아는 주로 세 부분으로 구성되며 하나는 구멍입니다. 다른 하나는 구멍 주변의 패드 영역입니다. 세 번째는 POWER 레이어의 격리 영역입니다. 비아홀의 공정은 비아홀 홀벽의 원통형 표면에 금속층을 화학증착으로 도금하여 중간층과 연결되어야 하는 동박을 연결하고, 비아홀의 상부와 하부를 연결하는 것이다. 비아 홀은 일반 패드로 만들어지며 모양은 상단과 하단의 라인과 직접 연결되거나 연결되지 않을 수 있습니다. 비아는 전기 연결, 고정 또는 위치 지정 장치의 역할을 할 수 있습니다.

비아는 일반적으로 블라인드 홀, 매립 홀 및 스루 홀의 세 가지 범주로 나뉩니다.

블라인드 홀은 인쇄회로기판의 윗면과 아랫면에 위치하며 일정한 깊이를 가지고 있습니다. 그들은 표면 라인과 기본 내부 라인을 연결하는 데 사용됩니다. 구멍의 깊이와 구멍의 지름은 일반적으로 특정 비율을 초과하지 않습니다.

매설 홀은 인쇄 회로 기판의 내부 층에 위치한 연결 홀을 말하며 회로 기판의 표면까지 확장되지 않습니다.

블라인드 비아와 매립 비아는 모두 적층 전 관통 홀 형성 공정을 거쳐 완성되는 회로기판의 내층에 위치하며, 비아 형성 과정에서 여러 개의 내층이 겹칠 수 있다.

전체 회로 기판을 관통하는 관통 구멍은 내부 상호 연결 또는 구성 요소의 설치 위치 지정 구멍으로 사용할 수 있습니다. 스루홀은 공정에서 구현하기 쉽고 비용이 저렴하기 때문에 일반적으로 인쇄 회로 기판은 스루 홀을 사용합니다.

2. 비아의 기생 커패시턴스
비아 자체에는 접지에 대한 기생 커패시턴스가 있습니다. 비아의 접지층에 있는 격리 홀의 직경이 D2이고, 비아 패드의 직경이 D1이고, PCB의 두께가 T이고, 기판 기판의 유전 상수가 ε이면, 의 기생 커패시턴스는 via는 다음과 유사합니다.

C = 1.41εTD1/(D2-D1)

회로에 대한 비아 홀의 기생 커패시턴스의 주요 효과는 신호의 상승 시간을 연장하고 회로의 속도를 줄이는 것입니다. 커패시턴스 값이 작을수록 효과가 작아집니다.

3. 비아의 기생 인덕턴스
비아 자체에는 기생 인덕턴스가 있습니다. 고속 디지털 회로 설계에서 비아의 기생 인덕턴스로 인한 피해는 기생 커패시턴스의 영향보다 더 큰 경우가 많습니다. 비아의 기생 직렬 인덕턴스는 바이패스 커패시터의 기능을 약화시키고 전체 전원 시스템의 필터링 효과를 약화시킵니다. L이 비아의 인덕턴스를 나타내고, h가 비아의 길이이고, d가 중심 구멍의 직경인 경우 비아의 기생 인덕턴스는 다음과 유사합니다.

L=5.08h[ln(4h/d) 1]

비아의 직경이 인덕턴스에 미치는 영향이 작고, 비아의 길이가 인덕턴스에 가장 큰 영향을 미친다는 공식을 알 수 있습니다.

4. 기술을 통한 Non-through
비관통 비아는 블라인드 비아와 매립 비아를 포함한다.

비관통 비아 기술에서 블라인드 비아 및 매립 비아를 적용하면 PCB의 크기와 품질을 크게 줄이고 레이어 수를 줄이고 전자기 호환성을 개선하며 전자 제품의 특성을 높이고 비용을 절감할 수 있으며 또한 디자인 작업이 더 간편하고 빠릅니다. 기존의 PCB 설계 및 처리에서 관통 구멍은 많은 문제를 일으킬 수 있습니다. 첫째, 많은 유효 공간을 차지하며, 둘째, 많은 수의 쓰루홀이 한 곳에 밀집되어 있어 다층 PCB의 내층 배선에 큰 걸림돌이 된다. 이러한 관통 구멍은 배선에 필요한 공간을 차지하며 전원 공급 장치와 접지를 집중적으로 통과합니다. 와이어 층의 표면은 또한 전원 접지 와이어 층의 임피던스 특성을 파괴하고 전원 접지 와이어 층을 비효율적으로 만듭니다. 그리고 기존의 기계적 드릴링 방법은 비관통 구멍 기술의 작업량의 20배가 됩니다.

PCB 설계에서 패드와 비아의 크기가 점차 줄어들었지만 보드 레이어의 두께가 비례적으로 감소하지 않으면 스루 홀의 종횡비가 증가하고 스루 홀의 종횡비 증가가 감소합니다. 신뢰성. 첨단 레이저 드릴링 기술과 플라즈마 건식 식각 기술의 성숙으로, 비관통 작은 블라인드 홀과 작은 매설 홀 적용이 가능합니다. 이러한 비관통 비아의 직경이 0.3mm이면 기생 매개변수는 원래 기존 구멍의 약 1/10이 되어 PCB의 신뢰성이 향상됩니다.

비관통 비아 기술로 인해 PCB에 큰 비아가 거의 없어 트레이스에 더 많은 공간을 제공할 수 있습니다. 나머지 공간은 EMI/RFI 성능을 개선하기 위해 넓은 영역의 차폐 목적으로 사용할 수 있습니다. 동시에 내부 레이어가 장치와 주요 네트워크 케이블을 부분적으로 보호하기 위해 더 많은 나머지 공간을 사용할 수 있으므로 최고의 전기적 성능을 얻을 수 있습니다. 비관통 비아를 사용하면 장치 핀을 더 쉽게 팬아웃할 수 있으므로 고밀도 핀 장치(예: BGA 패키지 장치)를 쉽게 라우팅하고 배선 길이를 단축하며 고속 회로의 타이밍 요구 사항을 충족할 수 있습니다. .

5. 일반 PCB에서 선택을 통해
일반적인 PCB 설계에서 비아의 기생 커패시턴스와 기생 인덕턴스는 PCB 설계에 거의 영향을 미치지 않습니다. 1-4층 PCB 설계의 경우 0.36mm/0.61mm/1.02mm(드릴 구멍/패드/POWER 절연 영역이 일반적으로 선택됨) 비아가 더 좋습니다. 전력선, 접지선, 클록선 등 특수한 요구사항이 있는 신호선의 경우 0.41mm/0.81mm/1.32mm 비아를 사용하거나 실제 상황에 따라 다른 크기의 비아를 선택할 수 있습니다.

6. 고속 PCB 설계를 통해
위의 비아 기생 특성 분석을 통해 고속 PCB 설계에서 겉보기에는 단순한 비아가 종종 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있습니다. 비아의 기생 효과로 인한 역효과를 줄이기 위해 설계에서 다음을 수행할 수 있습니다.

(1) 적당한 비아 사이즈를 선택한다. 다층 일반 밀도 PCB 설계의 경우 0.25mm/0.51mm/0.91mm(드릴 구멍/패드/POWER 절연 영역) 비아를 사용하는 것이 좋습니다. 일부 고밀도 PCB의 경우 0.20mm/0.46은 mm/0.86mm 비아도 사용할 수 있으며, 비관통 비아도 사용할 수 있습니다. 전원 또는 접지 비아의 경우 더 큰 크기를 사용하여 임피던스를 줄이는 것을 고려할 수 있습니다.

(2) PCB의 비아 밀도를 고려할 때 POWER 절연 영역이 클수록 더 좋습니다(일반적으로 D1=D2 0.41).

(3) 비아를 최소화하기 위해 PCB에서 신호 트레이스의 레이어를 변경하지 마십시오.

(4) 더 얇은 PCB를 사용하면 비아의 두 가지 기생 매개변수를 줄이는 데 도움이 됩니다.

(5) 전원 및 접지 핀은 근처의 구멍을 통해 만들어야 합니다. 비아 홀과 핀 사이의 리드는 짧을수록 인덕턴스가 증가하므로 더 좋습니다. 동시에 전원 및 접지 리드는 임피던스를 줄이기 위해 가능한 한 두꺼워야 합니다.

(6) 신호에 대한 근거리 루프를 제공하기 위해 신호 레이어의 비아 근처에 접지 비아를 배치합니다.

물론 설계 시 구체적인 문제를 자세히 분석해야 합니다. 비용과 신호 품질을 종합적으로 고려하면 고속 PCB 설계에서 설계자는 항상 비아 홀이 작을수록 더 좋기 때문에 기판에 더 많은 배선 공간을 남길 수 있기를 바랍니다. 또한 비아 홀이 작을수록 자체 기생 커패시턴스가 작을수록 고속 회로에 적합합니다. 고밀도 PCB 설계에서 non-through via의 사용과 via의 크기 감소 또한 비용 증가를 가져왔고, via의 크기를 무한정 줄일 수는 없습니다. 이는 PCB 제조업체의 드릴링 및 전기도금 공정의 영향을 받습니다. 고속 PCB의 비아 설계에서는 기술적 한계를 균형 있게 고려해야 합니다.