해당 구성 요소를 선택하는 방법은 회로 기판 설계에 유리합니까?

1. 포장에 도움이 되는 구성 요소를 선택합니다.

전체 회로도 그리기 단계에서 레이아웃 단계에서 이루어져야 하는 구성 요소 패키징 및 패드 패턴의 결정을 고려해야 합니다. 다음은 구성 요소 패키징을 기반으로 구성 요소를 선택할 때 고려해야 할 몇 가지 제안 사항입니다.
패키지에는 구성 요소의 전기적 패드 연결 및 기계적 치수(x, y 및 z), 즉 구성 요소 본체의 모양과 PCB. 구성 요소를 선택할 때 최종 PCB의 상단 및 하단 레이어에 가능한 설치 또는 패키징 제한 사항을 고려해야 합니다. 극성 커패시턴스와 같은 일부 구성 요소에는 높이 여유 제한이 있을 수 있으며 이는 구성 요소 선택 프로세스에서 고려해야 합니다. 설계를 시작할 때 회로 기판의 기본 윤곽선 모양을 그린 다음 사용하려는 일부 크거나 위치에 중요한 구성 요소(예: 커넥터)를 배치할 수 있습니다. 이러한 방식으로 배선 없이 회로 기판의 가상 관점을 시각적으로 빠르게 볼 수 있으며 회로 기판 및 구성 요소의 상대적 위치 및 구성 요소 높이를 비교적 정확하게 제공할 수 있습니다. 이렇게 하면 PCB 조립 후 구성 요소를 외부 포장(플라스틱 제품, 섀시, 프레임 등)에 적절하게 배치할 수 있습니다. 도구 메뉴에서 3D 미리보기 모드를 호출하여 전체 회로 기판을 검색합니다.
패드 패턴은 실제 패드 또는 PCB에 납땜된 장치의 비아 모양을 보여줍니다. PCB의 이러한 구리 패턴에는 몇 가지 기본 모양 정보도 포함되어 있습니다. 패드 패턴의 크기는 정확한 용접과 연결된 구성요소의 정확한 기계적 및 열적 무결성을 보장하기 위해 정확해야 합니다. PCB 레이아웃을 설계할 때 회로 기판이 어떻게 제조될 것인지 또는 패드를 수동으로 용접하는 경우 패드를 어떻게 용접할 것인지 고려해야 합니다. 리플 로우 솔더링(제어된 고온 용광로에서 융제 용해)은 광범위한 표면 실장 장치(SMD)를 처리할 수 있습니다. 웨이브 솔더링은 일반적으로 스루홀 장치를 고정하기 위해 회로 기판 뒷면을 납땜하는 데 사용되지만 PCB 뒷면에 배치된 일부 표면 실장 부품도 처리할 수 있습니다. 일반적으로 이 기술을 사용할 때 기본 표면 실장 장치를 특정 방향으로 배열해야 하며 이 용접 방법에 적응하기 위해 패드를 수정해야 할 수 있습니다.
구성 요소의 선택은 전체 설계 프로세스에서 변경할 수 있습니다. 설계 프로세스 초기에 전기도금된 관통 구멍(PTH)을 사용해야 하는 장치와 표면 실장 기술(SMT)을 사용해야 하는 장치를 결정하면 전반적인 PCB 계획에 도움이 됩니다. 고려해야 할 요소에는 장치 비용, 가용성, 장치 면적 밀도 및 전력 소비 등이 포함됩니다. 제조 관점에서 표면 실장 장치는 일반적으로 스루홀 장치보다 저렴하고 일반적으로 사용성이 높습니다. 중소형 프로토타입 프로젝트의 경우 수동 용접에 편리할 뿐만 아니라 오류 감지 및 디버깅 과정에서 더 나은 연결 패드 및 신호에 도움이 되는 더 큰 표면 실장 장치 또는 관통 구멍 장치를 선택하는 것이 가장 좋습니다. .
데이터베이스에 기성 패키지가 없는 경우 일반적으로 도구에서 사용자 정의 패키지를 생성합니다.

2. 좋은 접지 방법을 사용하십시오.

설계에 충분한 바이패스 커패시턴스와 접지 레벨이 있는지 확인합니다. 집적 회로를 사용하는 경우 접지에 대한 전원 쪽(접지판 권장) 근처에 적절한 디커플링 커패시터를 사용해야 합니다. 커패시터의 적절한 용량은 특정 애플리케이션, 커패시터 기술 및 작동 주파수에 따라 다릅니다. 바이패스 커패시터가 전원 공급 장치와 접지 핀 사이에 있고 올바른 IC 핀에 가까우면 회로의 전자기 호환성과 민감도가 최적화될 수 있습니다.

3. 가상 컴포넌트 패키징 할당
가상 구성 요소를 확인하기 위해 BOM(Bill of Material)을 인쇄합니다. 가상 구성 요소에는 관련 패키징이 없으며 레이아웃 단계로 전송되지 않습니다. BOM을 생성하고 설계의 모든 가상 구성요소를 봅니다. 유일한 항목은 가상 구성 요소로 간주되기 때문에 전원 및 접지 신호여야 하며, 이는 회로도 환경에서만 특별히 처리되고 레이아웃 설계로 전송되지 않습니다. 시뮬레이션 목적으로 사용하지 않는 한 가상 부품에 표시되는 구성 요소는 패키징이 포함된 구성 요소로 교체해야 합니다.

4. 완전한 BOM 데이터가 있는지 확인하십시오.
BOM 보고서에 충분하고 완전한 데이터가 있는지 확인하십시오. BOM 보고서를 작성한 후 모든 구성 요소 항목에서 장치, 공급업체 또는 제조업체의 불완전한 정보를 주의 깊게 확인하고 보완해야 합니다.

5. 구성 요소 레이블에 따라 정렬

BOM의 정렬 및 보기를 용이하게 하려면 구성 요소 레이블에 연속적으로 번호가 매겨져 있는지 확인하십시오.

6. 이중화 게이트 회로 확인
일반적으로 말해서 모든 중복 게이트의 입력은 입력 끝이 매달리지 않도록 신호 연결이 있어야 합니다. 중복되거나 누락된 게이트를 모두 확인하고 배선되지 않은 모든 입력이 완전히 연결되었는지 확인하십시오. 경우에 따라 입력이 일시 중단되면 전체 시스템이 올바르게 작동하지 않습니다. 설계에 자주 사용되는 이중 연산 증폭기를 사용합니다. 양방향 연산 증폭기 IC 구성 요소 중 하나만 사용하는 경우 다른 연산 증폭기를 사용하거나 사용하지 않는 연산 증폭기의 입력을 접지하고 적절한 단위 이득(또는 기타 이득) 피드백 네트워크를 배치하는 것이 좋습니다. 전체 구성 요소의 정상적인 작동을 보장합니다.
경우에 따라 부동 핀이 있는 IC가 인덱스 범위 내에서 제대로 작동하지 않을 수 있습니다. 일반적으로 동일한 장치의 IC 장치 또는 기타 게이트가 포화 상태에서 작동하지 않거나 입력 또는 출력이 구성 요소 전원 레일에 가깝거나 내부에 있는 경우에만 이 IC가 작동할 때 인덱스 요구 사항을 충족할 수 있습니다. 시뮬레이션 모델은 일반적으로 서스펜션 연결 효과를 모델링하기 위해 IC의 여러 부분을 함께 연결하지 않기 때문에 시뮬레이션은 일반적으로 이러한 상황을 포착할 수 없습니다.

문제가 있으면 함께 논의하고 웹 사이트에 오신 것을 환영합니다.www.ipcb.com.