D’Roll vun all Layer am PCB Verwaltungsrot an Design Considératiounen

vill PCB Design begeeschteren, besonnesch Ufänger, verstinn net déi verschidde Schichten am PCB Design voll. Si wëssen net seng Funktioun an Notzung. Hei ass eng systematesch Erklärung fir jiddereen:

1. Déi mechanesch Schicht, wéi den Numm et scho seet, ass d’Erscheinung vum ganze PCB Board fir mechanesch Formen. Tatsächlech, wa mir iwwer d’mechanesch Schicht schwätzen, mengen mir d’Gesamtoptik vum PCB Board. Et kann och benotzt ginn fir d’Dimensioune vum Circuit Board, Datemarken, Ausriichtungsmarken, Montageinstruktiounen an aner mechanesch Informatioun ze setzen. Dës Informatioun variéiert jee no den Ufuerderunge vun der Designfirma oder PCB Hiersteller. Zousätzlech kann d’mechanesch Schicht op aner Schichten bäigefüügt ginn fir zesummen z’erreechen an ze weisen.

ipcb

2. Halen eraus Layer (verbueden wiring Layer), benotzt der Géigend ze definéieren wou Komponente an wiring effektiv op de Circuit Verwaltungsrot gesat ginn. Zeechnen e zouenen Gebitt op dëser Schicht als effektiv Gebitt fir Routing. Automatesch Layout a Routing ass net ausserhalb vun dësem Beräich méiglech. Déi verbueden Drotschicht definéiert d’Grenz wa mir d’elektresch Charakteristike vu Kupfer ausleeën. Dat ass ze soen, nodeems mir als éischt d’verbueden Kabelschicht definéieren, am zukünftege Verkabelungsprozess, kann d’Verkabelung mat elektresche Charakteristiken d’verbueden Drot net iwwerschreiden. Op der Grenz vun der Schicht gëtt et dacks d’Gewunnecht d’Keepout Schicht als mechanesch Schicht ze benotzen. Dës Method ass tatsächlech falsch, also ass et recommandéiert datt Dir en Ënnerscheed maacht, soss muss d’Brettfabréck d’Attributer fir Iech änneren all Kéier wann Dir produzéiert.

3. Signalschicht: D’Signalschicht gëtt haaptsächlech benotzt fir d’Drähten op der Circuitboard ze arrangéieren. Inklusiv Top Layer (Top Layer), Bottom Layer (ënnen Layer) an 30 MidLayer (Mëtt Layer). Top a Bottom Schichten placéieren d’Apparater, an déi bannescht Schichten ginn geréckelt.

4. Top paste and Bottom paste are the top and bottom pad stencil layers, which are the same size as the pads. This is mainly because we can use these two layers to make the stencil when we do SMT. Just dug a hole the size of a pad on the net, and then we cover the stencil on the PCB board, and apply the solder paste evenly with a brush with solder paste, as shown in Figure 2-1.

5. Top Solder a Bottom Solder Dëst ass d’Lötmaschinn fir ze verhënneren datt de gréngen Ueleg ofgedeckt gëtt. Mir soen dacks “d’Fënster opmaachen”. De konventionelle Kupfer oder d’Verdrahtung ass Standard mat gréngem Ueleg bedeckt. Wa mir d’Lötmaschinn deementspriechend applizéieren. Den Ënnerscheed tëscht deenen zwee kann an der folgender Figur gesi ginn:

6. Intern Fliger Layer (intern Muecht / Buedem Layer): Dës Zort Layer ass nëmme fir multilayer Conseils benotzt, haaptsächlech benotzt Muecht Linnen a Buedem Linnen ze arrangéieren. Mir ruffen duebel-Schicht Brieder, véier-Layer Brieder, a sechs-Layer Brieder. D’Zuel vun Signal Schichten an intern Muecht / Buedem Schichten.

7. Silkscreen Layer: D’Seidbildschicht gëtt haaptsächlech benotzt fir gedréckte Informatioun ze placéieren, wéi Komponentkonturen a Labels, verschidde Annotatiounszeechen, asw. déi ënnescht Seidewiever Fichieren respektiv.

8. Multi Layer (Multi-Layer): D’Pads a penetréierende Vias op der Circuit Verwaltungsrot muss de ganze Circuit Verwaltungsrot penetréieren an elektresch Verbindungen mat verschiddene Leit Muster Schichten etabléiert. Dofir huet de System eng abstrakt Layer-Multi-Layer opgestallt. Allgemeng mussen d’Pads a Vias op verschidde Schichten arrangéiert ginn. Wann dës Schicht ausgeschalt ass, kënnen d’Pads a Vias net ugewise ginn.

9. Drill Zeechnen (Bueraarbechten Layer): D’Bueraarbechten Layer gëtt Bueraarbechten Informatiounen während der Circuit Verwaltungsrot Fabrikatioun Prozess (wéi Pads, vias muss gebuert ginn). Altium bitt zwee Buerschichten: Bohrgitter an Bohrzeechnung.