Basis Konzept vun PCB Verwaltungsrot

1. D’Konzept vun “Layer”
Ähnlech wéi d’Konzept vun “Layer” agefouert an Text Veraarbechtung oder vill aner Software fir d’Nisting an Synthes vun Grafiken, Text, Faarf, etc. ze realiséieren, Protel senger “Layer” ass net virtuell, mä déi eigentlech gedréckt Brett Material selwer An de verschiddene Kupferfolie Schichten. Haut, wéinst der dichter Installatioun vun elektronesche Circuit Komponente. Besonnesch Ufuerderunge wéi Anti-Interferenz a Verkabelung. Déi gedréckte Brieder, déi an e puer méi nei elektronesch Produkter benotzt ginn, hunn net nëmmen Uewer- an Ënnersäiten fir d’Verdrahtung, awer hunn och interlayer Kupferfolien déi speziell an der Mëtt vun de Brieder veraarbecht kënne ginn. Zum Beispill ginn déi aktuell Computer Motherboards benotzt. Déi meescht vun de gedréckte Bordmaterialien si méi wéi 4 Schichten. Well dës Schichten relativ schwéier ze veraarbecht sinn, gi se meeschtens benotzt fir d’Energieverdrahtungsschichten mat méi einfache Verdrahtung opzestellen (wéi Ground Dever a Power Dever an der Software), a benotzen dacks grouss Fläch Füllmethoden fir Drot (wéi ExternaI) P1a11e a Fëllt d’Software aus). ). Wou déi iewescht an déi ënnescht Uewerflächschichten an d’Mëttelschichten verbonne musse sinn, ginn déi sougenannte “Vias” déi an der Software ernimmt sinn benotzt fir ze kommunizéieren. Mat der uewe genannter Erklärung ass et net schwéier déi verwandte Konzepter vu “Multi-Layer Pad” a “Wiring Layer Astellung” ze verstoen. Fir en einfacht Beispill ze ginn, hu vill Leit d’Verdranung ofgeschloss a fonnt datt vill vun de verbonne Stämme keng Pads hunn wann se gedréckt ginn. Tatsächlech ass dëst well se d’Konzept vun “Schichten” ignoréiert hunn wann se d’Apparatbibliothéik bäigefüügt hunn an net selwer gezeechent a packen. D’Padcharakteristik ass definéiert als “Multilayer (Mulii-Layer). Et sollt drun erënnert ginn datt wann d’Zuel vun de Schichten vum benotzte gedréckte Bord ausgewielt gëtt, gitt sécher dës onbenotzt Schichten zou ze maachen fir Probleemer an Ëmwee ze vermeiden.

2. Via (Via)

ass d’Linn, déi d’Schichten verbënnt, an e gemeinsamt Lach gëtt um Wenhui vun den Drot gebohrt, déi op all Layer verbonne musse ginn, dat ass d’Via-Lach. Am Prozess gëtt eng Metallschicht op der zylindrescher Uewerfläch vun der Lachmauer vun der Via duerch chemesch Oflagerung gepflanzt fir d’Kupferfolie ze verbannen, déi mat de Mëttelschichten verbonne muss ginn, an déi iewescht an déi ënnescht Säit vun der Via ginn gemaach. an gewéinleche Padformen, déi direkt kënne sinn. Allgemeng sinn et déi folgend Prinzipien fir d’Behandlung vu Vias beim Design vun engem Circuit:
(1) Miniméieren de Gebrauch vun vias. Eemol e via ausgewielt, ginn sécher der Spalt tëscht et an der Ëmgéigend Entitéite ze verschaffen, virun allem de Spalt tëscht de Linnen an der vias datt liicht iwwersinn an der Mëtt Schichten an der vias. Wann et ass Automatesch Routing kann automatesch geléist ginn andeems Dir den Element “on” am Submenu “Minimiséieren d’Zuel vun de Vias” (Via Minimiz8TIon) auswielen.
(2) Wat méi grouss ass d’Stromtransportkapazitéit erfuerderlech, wat méi grouss ass d’Gréisst vun den erfuerderlechen Vias. Zum Beispill, d’Vias, déi benotzt gi fir d’Muechtschicht an d’Buedemschicht mat anere Schichten ze verbannen, méi grouss.

3. Seidbildschicht (Iwwerlagerung)

Fir d’Installatioun an den Ënnerhalt vum Circuit ze erliichteren, ginn déi erfuerderlech Logomuster an Textcoden op den ieweschten an ënneschten Uewerfläch vum gedréckte Bord gedréckt, sou wéi Komponentetikett an Nominalwäert, Komponentkonturform an Hierstellerlogo, Produktiounsdatum, etc.. Wann vill Ufänger den relevanten Inhalt vun der Seidbildschicht designen, bezuelen se nëmmen op déi ordentlech a schéi Placement vun den Textsymboler, ignoréiert den aktuellen PCB-Effekt. Op der gedréckter Verwaltungsrot, déi se entworf hunn, goufen d’Charaktere entweder vun der Komponente blockéiert oder d’Lötgebitt invadéiert an ofgewäsch, an e puer vun de Komponenten goufen op de benachbarte Komponenten markéiert. Esou verschidden Designen wäerten vill fir Montage an Ënnerhalt bréngen. onbequem. De richtege Prinzip fir de Layout vun de Personnagen op der Seidbildschicht ass: “keng Ambiguititéit, Stécker op ee Bléck, schéin a generéis”.

4. D’Besonderheet vun SMD

Et ginn eng grouss Zuel vu SMD Packagen an der Protel Package Bibliothéik, dat ass Surface soldering Apparater. Déi gréissten Fonktioun vun dëser Zort Apparat nieft senger klenger Gréisst ass déi eenzeg Säit Verdeelung vun Pin Lächer. Dofir, wann Dir dës Zort Apparat auswielt, ass et néideg d’Uewerfläch vum Apparat ze definéieren fir “fehlend Pins (Vermësste Plns)” ze vermeiden. Zousätzlech kënnen déi entspriechend Textannotatiounen vun dëser Zort Komponent nëmmen laanscht d’Uewerfläch plazéiert ginn, wou de Komponente läit.

5. Gitterähnlech Füllberäich (External Plane) a Füllberäich (Fill)

Just wéi d’Nimm vun deenen zwee, ass dat netzfërmegt Füllberäich e grousst Gebitt vu Kupferfolie an en Netz ze veraarbecht, an d’Füllberäich hält nëmmen d’Kupferfolie intakt. Ufänger kënnen dacks net den Ënnerscheed tëscht deenen zwee um Computer am Designprozess gesinn, tatsächlech, soulaang wéi Dir zoomt, kënnt Dir et op ee Bléck gesinn. Et ass genee well et net einfach ass den Ënnerscheed tëscht deenen zwee an normalen Zäiten ze gesinn, also wann Dir se benotzt, ass et nach méi suergfälteg tëscht deenen zwee z’ënnerscheeden. Et sollt betount ginn datt de fréiere e staarken Effekt huet fir d’Héichfrequenz Stéierungen am Circuit Charakteristiken z’ënnerdrécken, an ass gëeegent fir Bedierfnesser. Besonnesch gëeegent sinn Plazen mat grousse Beräicher gefëllt, besonnesch wann bestëmmte Beräicher als shielded Beräicher benotzt ginn, opgedeelt Beräicher, oder héich-Stroum Muecht Linnen. Déi lescht gëtt meeschtens op Plazen benotzt wou e klengt Gebitt erfuerderlech ass wéi allgemeng Linnenden oder Wendeberäicher.

6. Paddel

De Pad ass dat meescht kontaktéiert a wichtegst Konzept am PCB Design, awer Ufänger tendéieren seng Auswiel an Ännerung ze ignoréieren, a kreesfërmeg Pads am selwechten Design benotzen. D’Auswiel vun der Pad-Typ vun der Komponente sollt d’Form, d’Gréisst, d’Layout, d’Schwéngung an d’Heizungsbedéngungen ëmfaassend berücksichtegen, a Kraaftrichtung vun der Komponent. Protel bitt eng Serie vu Pads vu verschiddene Gréissten a Formen an der Packagebibliothéik, wéi Ronn, Quadrat, Octagonal, Ronn a Positionéierungspads, awer heiansdo ass dat net genuch a muss vun Iech selwer geännert ginn. Zum Beispill, fir Pads déi Hëtzt generéieren, méi Stress ënnerleien, a aktuell sinn, kënne se an eng “Träneform” entworf ginn. Am vertraute Faarf TV PCB Linn Ausgangstransformator Pin Pad Design, sinn vill Hiersteller just An dëser Form. Am Allgemengen, zousätzlech zu den uewe genannten, sollten déi folgend Prinzipien berücksichtegt ginn wann Dir de Pad selwer ännert:

(1) Wann d’Form onkonsequent an der Längt ass, betruecht den Ënnerscheed tëscht der Breet vum Drot an der spezifescher Säitlängt vum Pad net ze grouss;

(2) Et ass oft néideg asymmetresch Pads mat asymmetrescher Längt ze benotzen wann tëscht Komponent Lead Wénkel Routing;

(3) D’Gréisst vun all Komponent Pad Lach soll geännert ginn an getrennt no der Dicke vun der Komponent PIN bestëmmt. De Prinzip ass datt d’Gréisst vum Lach 0.2 bis 0.4 mm méi grouss ass wéi de Pin Duerchmiesser.

7. Verschidde Arten vu Membranen (Mask)

Dës Filmer sinn net nëmmen onverzichtbar am PcB Produktiounsprozess, awer och eng noutwendeg Bedingung fir Komponentschweißen. No der Positioun an der Funktioun vun der “Membran” kann d'”Membran” an Komponent Uewerfläch (oder soldering Uewerfläch) soldering Mask (TOP oder Bottom) a Komponent Uewerfläch (oder soldering Uewerfläch) solder Mask (TOp oder BottomPaste Mask) opgedeelt ginn. . Wéi den Numm et scho seet, ass d’Lötfilm eng Schicht vu Film, déi op de Pad applizéiert gëtt fir d’Lötbarkeet ze verbesseren, dat heescht, d’hellfaarweg Kreeser op der grénger Brett si liicht méi grouss wéi de Pad. D’Situatioun vun der Soldermaske ass just de Géigendeel, fir de fäerdege Bord un d’Wellensolderung an aner Lötmethoden unzepassen, ass et erfuerderlech datt d’Kupferfolie um Net-Pad um Bord net tinn kann ginn. Dofir muss eng Lackschicht op all aner Deeler wéi d’Pad applizéiert ginn, fir datt Zinn net op dës Deeler applizéiert gëtt. Et kann gesi ginn datt dës zwou Membranen an enger komplementärer Bezéiung sinn. Vun dëser Diskussioun ass et net schwéier de Menü ze bestëmmen
Elementer wéi “solder Mask En1argement” sinn opgestallt.

8. Fléien Linn, fléien Linn huet zwou Bedeitungen:

(1) A Gummistécker Band-wëll Reseau Verbindung fir Observatioun während automatesch wiring. Nodeems Dir Komponenten duerch d’Netzwierkstabel gelueden hutt an e virleefege Layout gemaach hutt, kënnt Dir de “Show Kommando” benotzen fir de Crossover Status vun der Netzwierkverbindung ënner dem Layout ze gesinn, konstant d’Positioun vun de Komponenten unzepassen fir dëse Crossover ze minimiséieren fir de maximalen automateschen ze kréien Routing Taux. Dëse Schrëtt ass ganz wichteg. Et kann gesot ginn, d’Messer ze schärfen an d’Holz net duerch Feeler ze schneiden. Et brauch méi Zäit a Wäert! Zousätzlech, nodeems d’automatesch Wiring fäerdeg ass, wéi eng Netzwierker nach net ofgebaut goufen, kënnt Dir och dës Funktioun benotzen fir erauszefannen. Nodeems Dir den net verbonnene Netz fonnt hutt, kann et manuell kompenséiert ginn. Wann et net kompenséiert ka ginn, gëtt déi zweet Bedeitung vun “Fléien Linn” benotzt, dat ass dës Netzwierker mat Drot op der zukünfteg gedréckter Bord ze verbannen. Et soll zouginn ginn, datt wann de Circuit Verwaltungsrot Mass-produzéiert automatesch Linn Produktioun ass, dëser fléien Virsprong kann als Resistenz Element mat engem 0 ohm Resistenz Wäert an eng eenheetlech pad Abstand entworf ginn.