In design, layout is an important part. The quality of the layout result will directly affect the effect of the wiring, so it can be considered that a reasonable layout is the first step to a successful PCB design. Especially the pre-layout is the process of thinking about the entire circuit board, signal flow, heat dissipation, structure and other structures. If the pre-layout fails, no amount of effort will be needed.

PCB layout design The design process flow of printed circuit boards includes schematic design, electronic component database registration, design preparation, block division, electronic component configuration, configuration confirmation, wiring and final inspection. In the process of the process, no matter which process is found to be a problem, it must be returned to the previous process for reconfirmation or correction.

Dësen Artikel stellt éischt d’PCB Layout Design Regelen an Techniken vir, an erkläert dann wéi de PCB Layout ze designen an z’iwwerpréiwen, aus dem Layout DFM Ufuerderunge, thermesch Design Ufuerderunge, Signal Integritéit Ufuerderunge, EMC Ufuerderunge, Layer Astellungen a Kraaft Buedem Divisioun Ufuerderunge, an Muecht Moduler. D’Ufuerderungen an aner Aspekter ginn am Detail analyséiert, a befollegt den Editeur fir d’Detailer erauszefannen.

PCB Layout Design Regelen

1. Ënner normalen Ëmstänn sollen all Komponenten op der selwechter Uewerfläch vum Circuit Board arrangéiert ginn. Nëmme wann d’Top-Niveau Komponenten ze dicht sinn, kënnen e puer Apparater mat limitéierter Héicht a gerénger Hëtztgeneratioun, wéi Chipwiderstanden, Chipkondensatoren a Chipkondensatoren, installéiert ginn. Chip IC, etc.. sinn op déi ënnescht Layer gesat.

2. Ënnert der Viraussetzung fir d’elektresch Leeschtung ze garantéieren, sollten d’Komponenten op de Gitter plazéiert ginn an parallel oder senkrecht matenee arrangéiert ginn, fir ordentlech a schéin ze sinn. Ënner normalen Ëmstänn sinn d’Komponente net erlaabt ze iwwerlappen; d’Arrangement vun de Komponenten soll kompakt sinn, an d’Komponente sollen op de ganze Layout arrangéiert ginn. D’Verdeelung ass eenheetlech an dicht.

3. The minimum distance between adjacent land patterns of different components on the circuit board should be above 1mm.

4. D’Distanz vum Rand vum Circuit Board ass normalerweis net manner wéi 2MM. Déi bescht Form vum Circuit Board ass rechteckeg, an den Aspekt Verhältnis ass 3:2 oder 4:3. Wann d’Gréisst vum Circuit Verwaltungsrot méi grouss ass wéi 200MM vun 150MM, betruecht wat de Circuit Verwaltungsrot mechanesch Kraaft widderstoen kann.

PCB layout design skills

Am Layout Design vun der PCB soll d’Eenheeten vun der Circuit Verwaltungsrot analyséiert ginn, an der Layout Design soll op der Startfunktioun baséiert ginn. Wann Dir all d’Komponente vum Circuit auslegt, sollten déi folgend Prinzipien erfëllt ginn:

1. Arrangéiert d’Positioun vun all funktionell Circuit Eenheet no der Circuit Flux, sou datt de Layout fir Signal Circulatioun bequem ass, an d’Signal ass an der selwechter Richtung sou vill wéi méiglech gehaalen [1].

2. Take the core components of each functional unit as the center and lay out around him. The components should be uniformly, integrally and compactly arranged on the PCB to minimize and shorten the leads and connections between the components.

3. Fir Circuiten déi op héije Frequenzen operéieren, mussen d’Verdeelungsparameter tëscht Komponenten berücksichtegt ginn. Am Allgemengen Circuiten, Komponente soll parallel sou vill wéi méiglech arrangéiert ginn, déi net nëmmen schéin ass, mä och einfach ze installéieren an einfach ze Mass produzéiere.

Wéi designen an iwwerpréiwen de PCB Layout

1. DFM requirements for layout

1. Déi optimal Prozess Wee gouf bestëmmt, an all Apparater goufen op de Bord gesat.

2. The origin of the coordinates is the intersection of the left and lower extension lines of the board frame, or the lower left pad of the lower left socket.

3. The actual size of the PCB, the location of the positioning device, etc. are consistent with the process structure element map, and the device layout of the area with restricted device height requirements meets the requirements of the structure element map.

4. D’Positioun vum Dialschalter, d’Reset-Apparat, d’Indikatorlicht, asw.

5. De baussenzege Frame vum Bord huet e glat Radian vun 197mil, oder ass entworf no der strukturell Gréisst Zeechnen.

6. Gewéinlech Brieder hunn 200mil Prozess Kanten; déi lénks a riets Säit vun der backplane hunn Prozess Kanten méi grouss wéi 400mil, an der ieweschter an ënneschten Säiten hunn Prozess Kanten méi grouss wéi 680mil. D’Apparatplazéierung ass net am Konflikt mat der Fënsteröffnungspositioun.

7. All kinds of additional holes (ICT positioning hole 125mil, handle bar hole, elliptical hole and fiber holder hole) that need to be added are all missing and set correctly.

8. Den Apparat Pin Pitch, Apparat Direktioun, Apparat Pitch, Apparat Bibliothéik, etc.

9. The device layout spacing meets the assembly requirements: surface mount devices are greater than 20mil, IC is greater than 80mil, and BGA is greater than 200mil.

10. D’Crimping Deeler hunn méi wéi 120 Mils an der Komponent Uewerfläch Distanz, an et gëtt keen Apparat am duerch Beräich vun crimping Deeler op der Schweess Uewerfläch.

11. Et gi keng kuerz Apparater tëscht héich Apparater, a kee Patch Apparater a kuerz a kleng interposing Apparater sinn bannent 5mm tëscht Apparater mat enger Héicht méi wéi 10mm gesat.

12. Polar Apparater hunn Polaritéit Silkscreen Logoen. D’X an Y Richtungen vun der selwechter Zort vun polariséiert Plug-in Komponente sinn déi selwecht.

13. All devices are clearly marked, no P*, REF, etc. are not clearly marked.

14. Et ginn 3 Positionéierungscursoren op der Uewerfläch mat SMD-Geräter, déi an enger “L” Form plazéiert sinn. D’Distanz tëscht dem Zentrum vum Positionéierungscursor an dem Bord vum Bord ass méi wéi 240 Mills.

15. Wann Dir musst Boarding Veraarbechtung maachen, gëtt de Layout ugesinn fir d’Internat an d’PCB Veraarbechtung an d’Versammlung ze erliichteren.

16. Déi geschnidde Kanten (onnormal Kanten) solle mat Hëllef vu Fräserinnen a Stempellächer ausgefëllt ginn. D’Stempel Lach ass en net-metalliséierte Void, allgemeng 40 Mills Duerchmiesser an 16 Mills vum Rand.

17. The test points used for debugging have been added in the schematic diagram, and they are placed appropriately in the layout.

Zweetens, d’thermesch Design Ufuerderunge vum Layout

1. Heating components and exposed components of the casing are not in close proximity to wires and heat-sensitive components, and other components should also be properly kept away.

2. The placement of the radiator takes into account the convection problem, and there is no interference of high components in the projection area of ​​the radiator, and the range is marked on the mounting surface with silk screen.

3. De Layout berücksichtegt d’raisonnabel a glat Wärmevergëftungskanäl.

4. Den elektrolytesche Kondensator soll richteg vum High-Hëtzt-Apparat getrennt ginn.

5. Bedenkt d’Wärmevergëftung vu High-Power-Apparater an Apparater ënner dem Gusset.

Drëttens, d’Signal Integritéit Ufuerderunge vum Layout

1. The start-end matching is close to the sending device, and the end matching is close to the receiving device.

2. Place decoupling capacitors close to related devices

3. Place crystals, crystal oscillators and clock drive chips close to related devices.

4. Héich-Vitesse a Low-Vitesse, digital an Analog sinn separat no Moduler arrangéiert.

5. Bestëmmt déi topologesch Struktur vum Bus op Basis vun den Analyse- a Simulatiounsresultater oder déi existéierend Erfahrung fir sécherzestellen datt d’Systemfuerderunge erfëllt sinn.

6. If it is to modify the board design, simulate the signal integrity problem reflected in the test report and give a solution.

7. The layout of the synchronous clock bus system meets the timing requirements.

Véier, EMC Ufuerderunge

1. Inductive devices that are prone to magnetic field coupling, such as inductors, relays, and transformers, should not be placed close to each other. When there are multiple inductance coils, the direction is vertical and they are not coupled.

2. Fir elektromagnéitesch Interferenz tëscht dem Apparat op der Schweess Uewerfläch vum eenzege Bord an der Nopeschstrooss ze vermeiden, sollten keng sensibel Geräter a staark Stralungsgeräter op der Schweessfläch vum eenzege Bord plazéiert ginn.

3. The interface components are placed close to the edge of the board, and appropriate EMC protection measures have been taken (such as shielding shells, hollowing out of the power supply ground, etc.) to improve the EMC capability of the design.

4. De Schutzschaltung gëtt no bei der Interface Circuit plazéiert, no dem Prinzip vum éischte Schutz an duerno Filteren.

5. D’Distanz vum Schirmkierper an der Schirmschuel op d’Schirmkierper a Schirmdeckelshell ass méi wéi 500 Mils fir d’Apparater mat héijer Iwwerdroungskraaft oder besonnesch sensibel (wéi Kristalloszillatoren, Kristalle, etc.).

6. A 0.1uF capacitor is placed near the reset line of the reset switch to keep the reset device and reset signal away from other strong devices and signals.

Five, layer setting and power supply and ground division requirements

1. Wann zwee Signal Schichten sinn direkt nieft all aner, vertikal wiring Regele muss definéiert ginn.

2. D’Haaptkraaftschicht ass nieft senger entspriechender Buedemschicht sou vill wéi méiglech, an d’Muechtschicht entsprécht der 20H Regel.

3. Each wiring layer has a complete reference plane.

4. Multi-Layer Brieder sinn laminéiert an d’Kärmaterial (CORE) ass symmetresch fir Verréckelung ze verhënneren, déi duerch ongläich Verdeelung vun der Kupferhautdicht an asymmetrescher Dicke vum Medium verursaacht gëtt.

5. D’Dicke vum Brett däerf net méi wéi 4.5 mm sinn. Fir déi mat enger Dicke méi wéi 2.5 mm (Backplane méi wéi 3 mm), sollten d’Techniker bestätegt hunn datt et kee Problem mat der PCB-Veraarbechtung, der Assemblée an der Ausrüstung ass, an d’PC-Card-Borddicke ass 1.6 mm.

6. Wann d’Dicke-zu-Duerchmiesser Verhältnis vun der Via méi grouss ass wéi 10: 1, gëtt et vum PCB-Hersteller bestätegt.

7. The power and ground of the optical module are separated from other power and ground to reduce interference.

8. D’Kraaft an d’Grondveraarbechtung vu Schlësselkomponenten entsprécht den Ufuerderungen.

9. Wann Impedanzkontrolle erfuerderlech ass, entspriechen d’Schichtestellungsparameter den Ufuerderunge.

Six, power module requirements

1. The layout of the power supply part ensures that the input and output lines are smooth and do not cross.

2. Wann d’Single Board d’Muecht op d’Subboard liwwert, plazéiert de entspriechende Filterschaltung no bei der Stroumaustausch vun der Single Board an dem Power-Inlet vum Subboard.

Siwen, aner Ufuerderunge

1. De Layout berücksichtegt d’Gesamtglatheet vun der Verdrahtung, an den Haaptdatenfluss ass raisonnabel.

2. Ajustéieren d’Pin Uerderen vun der Exklusioun, FPGA, EPLD, Bus Chauffer an aner Apparater no de Layout Resultater ze optimiséieren de Layout.

3. De Layout berücksichtegt d’adequat Erhéijung vum Raum bei der dichter Verdrahtung fir d’Situatioun ze vermeiden datt et net verréckelt ka ginn.

4. Wann speziell Materialien, speziell Geräter (wéi 0.5mmBGA, etc.), a speziell Prozesser ugeholl ginn, sinn d’Liwwerzäit an d’Veraarbechtbarkeet voll berécksiichtegt, a bestätegt vu PCB-Hersteller a Prozesspersonal.

5. D’Pin entspriechend Relatioun vum Gusset Connector gouf bestätegt fir ze verhënneren datt d’Richtung an d’Orientéierung vum Gusset Connector ëmgedréint ginn.

6. If there are ICT test requirements, consider the feasibility of adding ICT test points during layout, so as to avoid difficulty in adding test points during the wiring phase.

7. When a high-speed optical module is included, the layout of the optical port transceiver circuit is prioritized.

8. Nodeems de Layout fäerdeg ass, ass eng 1: 1 Montage Zeechnung fir d’Projetpersonal zur Verfügung gestallt fir ze kontrolléieren ob d’Auswiel vum Apparat Package richteg ass géint d’Apparat Entitéit.

9. Bei der Ouverture vun der Fënster gouf de bannenzege Fliger als zréckgezunn ugesinn, an e passenden Drotverbuetgebitt gouf festgeluecht.