PCB kaschéierte Design Layout Layout Prinzip a gemeinsam kaschéierte Struktur

Virun Design multilayer PCB Board, muss den Designer fir d’éischt d’Struktur vum Circuit Verwaltungsrot bestëmmen, déi benotzt gëtt no der Circuit Skala, Circuit Board Gréisst an elektromagnetescher Kompatibilitéit (EMC) Ufuerderunge, dat ass, ze entscheeden ob 4 Schichten, 6 Schichten oder Méi Schichten vu Circuitboards benotzt ginn. . Nodeems Dir d’Zuel vun de Schichten bestëmmt hutt, bestëmmen wou déi intern elektresch Schichten ze placéieren a wéi verschidde Signaler op dës Schichten verdeelen. Dëst ass d’Wiel vun der Multilayer PCB Stack Struktur.

ipcb

Laminéiert Struktur ass e wichtege Faktor deen d’EMC Leeschtung vu PCB Boards beaflosst, an et ass och e wichtege Mëttel fir elektromagnetesch Stéierungen z’ënnerdrécken. Dësen Artikel féiert den zoustännegen Inhalt vun der multilayer PCB Verwaltungsrot Stack Struktur.

No der Bestëmmung vun der Zuel vun Muecht, Buedem an Signal Schichten, der relativer Arrangement vun hinnen ass en Thema, datt all PCB Ingenieur net vermeiden kann;

Den allgemenge Prinzip vun der Layerarrangement:

1. Fir d’kaschéiert Struktur vun engem multilayer PCB Verwaltungsrot ze bestëmmen, muss méi Faktoren considéréiert ginn. Aus der Perspektiv vum Verdrahtung, wat méi Schichten, wat besser d’Verdrahtung, awer d’Käschte an d’Schwieregkeet vun der Bordfabrikatioun wäerten och eropgoen. Fir Hiersteller, ob d’laminéiert Struktur symmetresch ass oder net ass de Fokus deen oppassen muss wann PCB Placke fabrizéiert ginn, sou datt d’Wiel vun der Unzuel vun de Schichten d’Bedierfnesser vun allen Aspekter berücksichtegt fir déi bescht Balance z’erreechen. Fir erfuerene Designer, nodeems se de Pre-Layout vun de Komponenten ofgeschloss hunn, konzentréiere se sech op d’Analyse vum PCB-Verdrahtungsfläsch. Kombinéiert mat anere EDA Tools fir d’Verdrahtungsdicht vum Circuit Board ze analyséieren; Synthetiséiert dann d’Zuel an d’Zorte vu Signallinnen mat spezielle Wiringfuerderungen, wéi Differentiallinnen, sensibel Signallinnen, etc., fir d’Zuel vun de Signalschichten ze bestëmmen; dann no der Zort Energieversuergung, Isolatioun an Anti-Interferenz D’Ufuerderunge fir d’Zuel vun den internen elektresche Schichten ze bestëmmen. Op dës Manéier gëtt d’Zuel vun de Schichten vum ganze Circuit Board am Fong bestëmmt.

2. Den ënneschten Deel vun der Komponentoberfläche (déi zweet Schicht) ass de Buedemplang, deen d’Apparat-Schichtschicht an d’Referenzfläche fir d’Topverdrahtung ubitt; der sensibel Signal Layer soll nieft engem intern elektresch Layer ginn (intern Muecht / Buedem Layer), déi grouss intern elektresch Layer Koffer Film benotzt fir shielding fir d’Signal Layer. D’High-Speed ​​​​Signaliwwerdroungsschicht am Circuit soll e Signal Zwëschenschicht sinn an tëscht zwee banneschten elektresche Schichten sandwichéiert. Op dës Manéier kann de Kupferfilm vun den zwee banneschten elektresche Schichten elektromagnéitesch Schirmung fir High-Speed-Signaliwwerdroung ubidden, a gläichzäiteg kann et effektiv d’Stralung vum High-Speed-Signal tëscht den zwou banneschten elektresche Schichten limitéieren ouni ze verursaachen extern Interferenz.

3. All Signalschichten sinn esou no wéi méiglech un de Buedemplang;

4. Probéieren zwee Signal Schichten direkt nieft all aner ze vermeiden; et ass einfach Crosstalk tëscht ugrenzend Signalschichten anzeféieren, wat zu Circuitfunktiounsfehler resultéiert. E Buedemplang tëscht den zwou Signalschichten bäizefügen kann effektiv Crosstalk vermeiden.

5. D’Haaptkraaftquell ass sou no wéi méiglech entspriechend;

6. Berücksichtegt d’Symmetrie vun der laminéierter Struktur.

7. Fir de Layer Layout vum Motherboard ass et schwéier fir déi existent Motherboards fir parallele Wäitverdrahtung ze kontrolléieren. Fir d’Betreiungsfrequenz iwwer 50MHZ (kuckt op d’Situatioun ënner 50MHZ, relax w.e.g. entspriechend), ass et recommandéiert de Prinzip ze arrangéieren:

D’Komponentefläch an d’Schweißfläch sinn e komplette Buedemplang (Schëld);Keng ugrenzend parallele Kabelschichten;All Signalschichten sinn esou no wéi méiglech un der Grondfläch;

De Schlësselsignal ass nieft dem Buedem a kräizt net iwwer d’Partition.

Bemierkung: Wann Dir déi spezifesch PCB Schichten opstellt, sollten déi uewe genannte Prinzipien flexibel beherrscht ginn. Baséierend op de Versteesdemech vun den uewe genannte Prinzipien, no den aktuellen Ufuerderunge vum eenzege Bord, wéi: ob eng Schlësselverdrahtungsschicht, Stroumversuergung, Buedemplane Divisioun erfuerderlech ass, etc. t kopéiert et einfach direkt, oder haalt et un.

8. Multiple Buedem intern elektresch Schichten kënnen effektiv Buedemimpedanz reduzéieren. Zum Beispill benotzen d’A-Signalschicht an d’B-Signalschicht getrennte Buedemflächen, déi effektiv d’gemeinsame Modusinterferenz reduzéieren.

Déi allgemeng benotzt Layer Struktur: 4-Layer Board

Déi folgend benotzt e Beispill vun engem 4-Schicht Board fir ze illustréieren wéi d’Arrangement an d’Kombinatioun vu verschiddene kaschéierte Strukturen optiméiert ginn.

Fir allgemeng benotzt 4-Schichtplacke ginn et déi folgend Stackmethoden (vun uewe bis ënnen).

(1) Siganl_1 (Top), GND (Inner_1), POWER (Inner_2), Siganl_2 (Ënnen).

(2) Siganl_1 (Top), POWER (Inner_1), GND (Inner_2), Siganl_2 (Ënnen).

(3) POWER (Top), Siganl_1 (Inner_1), GND (Inner_2), Siganl_2 (Ënnen).

Natierlech feelt d’Optioun 3 eng effektiv Kopplung tëscht der Kraaftschicht an der Buedemschicht a sollt net ugeholl ginn.

Wéi sollen dann Optiounen 1 an 2 ausgewielt ginn?

Ënner normalen Ëmstänn wäerten d’Designer Optioun 1 als Struktur vum 4-Layer Board wielen. De Grond fir d’Wiel ass net datt d’Optioun 2 net ugeholl ka ginn, mee datt den allgemenge PCB Board nëmmen Komponenten op der ieweschter Schicht placéiert, also ass et méi ubruecht d’Optioun 1 ze adoptéieren.

Awer wann Komponenten souwuel op der ieweschter wéi och op der ënneschter Schichten plazéiert musse ginn, an déi dielektresch Dicke tëscht der interner Kraaftschicht an der Buedemschicht grouss ass an d’Kupplung schlecht ass, ass et néideg ze berücksichtegen, wéi eng Schicht manner Signallinnen huet. Fir Optioun 1 ginn et manner Signallinnen op der ënneschter Schicht, an e Kupferfilm mat grousse Flächen ka benotzt ginn fir mat der POWER Schicht ze koppelen; am Géigendeel, wann d’Komponenten haaptsächlech op der ënneschter Schicht arrangéiert sinn, soll d’Optioun 2 benotzt ginn fir de Bord ze maachen.

Wann eng laminéiert Struktur ugeholl gëtt, sinn d’Muechtschicht an d’Buedschicht scho gekoppelt. Bedenkt d’Ufuerderunge vun der Symmetrie, Schema 1 gëtt allgemeng ugeholl.

6-Layer Verwaltungsrot

Nodeems d’Analyse vun der laminéierter Struktur vum 4-Layer Board ofgeschloss ass, benotzt déi folgend e Beispill vun der 6-Layer Board Kombinatioun fir d’Arrangement an d’Kombinatioun vum 6-Layer Board an der bevorzugter Method ze illustréieren.

(1) Siganl_1 (Top), GND (Inner_1), Siganl_2 (Inner_2), Siganl_3 (Inner_3), Kraaft (Inner_4), Siganl_4 (Ënnen).

D’Léisung 1 benotzt 4 Signalschichten an 2 intern Kraaft / Buedemschichten, mat méi Signalschichten, wat fir d’Verdrahtungsaarbecht tëscht Komponenten förderlech ass, awer d’Mängel vun dëser Léisung sinn och méi offensichtlech, déi an de folgenden zwee Aspekter manifestéiert sinn:

① D’Kraaftfläch an d’Buedemfläch si wäit auserneen, a si sinn net genuch gekoppelt.

② D’Signalschicht Siganl_2 (Inner_2) a Siganl_3 (Inner_3) sinn direkt nieft, sou datt d’Signalisolatioun net gutt ass an d’Kräizung ass einfach ze geschéien.

(2) Siganl_1 (Top), Siganl_2 (Inner_1), POWER (Inner_2), GND (Inner_3), Siganl_3 (Inner_4), Siganl_4 (Ënnen).

Schema 2 Am Verglach mam Schema 1 sinn d’Kraaftschicht an d’Buedemfläch voll gekoppelt, wat verschidde Virdeeler iwwer Schema 1 huet, awer

Siganl_1 (Top) an Siganl_2 (Inner_1) an Siganl_3 (Inner_4) an Siganl_4 (Ënnen) Signalschichten sinn direkt niefteneen. D’Signalisolatioun ass net gutt, an de Problem vum Crosstalk ass net geléist.

(3) Siganl_1 (Top), GND (Inner_1), Siganl_2 (Inner_2), POWER (Inner_3), GND (Inner_4), Siganl_3 (Ënnen).

Am Verglach mam Schema 1 a Schema 2, Schema 3 huet eng manner Signalschicht an eng méi intern elektresch Schicht. Och wann d’Schichte verfügbar fir d’Verdrahtung reduzéiert ginn, léist dëse Schema déi gemeinsam Mängel vum Schema 1 a Schema 2.

① D’Kraaftfläch an d’Buedemfläch sinn enk gekoppelt.

② All Signalschicht ass direkt nieft der bannenzeger elektrescher Schicht, an ass effektiv vun anere Signalschichten isoléiert, a Crosstalk ass net einfach ze geschéien.

③ Siganl_2 (Inner_2) ass nieft deenen zwee banneschten elektresche Schichten GND (Inner_1) a POWER (Inner_3), déi benotzt kënne fir Héichgeschwindeg Signaler ze vermëttelen. Déi zwee bannenzeg elektresch Schichten kënnen effektiv d’Interferenz vun der Äussewelt op d’Siganl_2 (Inner_2) Schicht an d’Interferenz vu Siganl_2 (Inner_2) op d’Äussewelt schützen.

An allen Aspekter ass Schema 3 offensichtlech déi optimiséiert. Zur selwechter Zäit ass Schema 3 och eng allgemeng benotzt laminéiert Struktur fir 6-Schichtplacke. Duerch d’Analyse vun den uewe genannten zwee Beispiller gleewen ech datt de Lieser e gewësse Verständnis vun der Kaskadstruktur huet, awer an e puer Fäll kann e bestëmmte Schema net all Ufuerderungen erfëllen, wat d’Prioritéit vu verschiddenen Designprinzipien berücksichtegt. Leider, wéinst der Tatsaach, datt de Circuit Verwaltungsrot Layer Design enk un d’Charakteristiken vun der aktueller Circuit Zesummenhang ass, sinn d’Anti-Stéierungen Leeschtung an Design konzentréieren vun verschiddene Kreesleef anescht, also eigentlech dës Prinzipien hu keng bestëmmte Prioritéit fir Referenz. Awer wat sécher ass, ass datt den Designprinzip 2 (déi intern Kraaftschicht an d’Buedschicht soll enk gekoppelt sinn) muss als éischt am Design erfëllt ginn, a wann High-Speed-Signaler am Circuit iwwerdroe mussen, dann Designprinzip 3 (Héich-Vitesse Signal Transmissioun Layer am Circuit) Et soll d’Signal Tëschenzäit Layer an sandwiched tëscht zwee bannen elektresch Schichten) muss zefridden ginn.

10-Layer Verwaltungsrot

PCB typesch 10-Layer Verwaltungsrot Design

Déi allgemeng Verkabelungssequenz ass TOP–GND—Signalschicht—Muechtschicht—GND—Signalschicht—Muechtschicht—Signalschicht—GND—ËNNEN

D’Verdrahtungssequenz selwer ass net onbedéngt fixéiert, awer et ginn e puer Normen a Prinzipien fir se ze beschränken: Zum Beispill benotzen déi benachbar Schichten vun der ieweschter Schicht an der ënneschter Schicht GND fir d’EMC Charakteristiken vum eenzege Bord ze garantéieren; zum Beispill, benotzt all Signal Layer Preferenz der GND Layer als Referenz Plane; d’Energieversuergung, déi am ganzen eenzege Bord benotzt gëtt, gëtt preferentiell op e ganzt Stéck Kupfer geluecht; déi ufälleg, héich-Vitesse, a léiwer laanscht déi bannenzeg Layer vun der sprangen goen, etc.