PCB Drotingenieur Design Erfarung

Den allgemenge Basis PCB Designprozess ass wéi follegt: virleefeg Virbereedung -> PCB Struktur Design -> PCB Layout -> Drot -> Drotoptimiséierung a Seidewiever Dréckerei -> Netzwierk an DRC Inspektioun a Strukturinspektioun -> Platte maachen.
Virleefeg Virbereedung.
Dëst beinhalt d’Kataloge a Schematik virzebereeden “Wann Dir eng gutt Aarbecht maache wëllt, musst Dir als éischt Är Tools schärfen. “Fir e gudde Board ze maachen, sollt Dir net nëmmen de Prinzip designen, awer och gutt zéien. Virum PCB Design, preparéiert als éischt d’Komponentbibliothéik vu schematescher Sch a PCB. D’Komponentbibliothéik kann Protel sinn (vill elektronesch al Villercher ware Protel zu där Zäit), awer et ass schwéier eng passend ze fannen. Et ass besser d’Komponentbibliothéik no de Standardgréisstdaten vum ausgewielten Apparat ze maachen. Am Prinzip maacht d’Komponentbibliothéik vum PCB als éischt, an dann d’Komponentbibliothéik vu sch. D’Komponentbibliothéik vu PCB huet héich Ufuerderungen, déi direkt d’Installatioun vum Board beaflossen; D’Komponentbibliothéikfuerderunge vum SCH si relativ locker. Passt just op d’Definitioun vun de Pin Attributer an déi entspriechend Bezéiung mat PCB Komponenten. PS: notéiert déi verstoppte Pins an der Standardbibliothéik. Da gëtt et de schemateschen Design. Wann Dir prett sidd, sidd Dir prett PCB Design unzefänken.
Zweet: PCB Struktur Design.
An dësem Schrëtt, no der bestëmmter Circuit Board Gréisst a verschidde mechanescher Positionéierung, zitt d’PCB Uewerfläch am PCB Design Ëmfeld, a plazéiert déi erfuerderlech Connectoren, Schlësselen / Schalteren, Schrauwen Lächer, Montageglächer, etc. no de Positionéierungsufuerderungen. A berécksiichtegt a bestëmmt d’Verdrahtungsberäich an net wiring Beräich (sou wéi wéi vill Fläch ronderëm d’Schraube Lach zum Net wiring Beräich gehéiert).
Drëtt: PCB Layout.
De Layout ass fir Apparater um Bord ze leeën. Zu dëser Zäit, wann all déi uewe genannte Virbereedunge gemaach gi sinn, kënnt Dir en Netzwierkstabelle generéieren (Design -> erstellt Netlist) am schemateschen Diagramm, an importéiert dann en Netzwierkstabell (Design -> Luedenetz) am PCB Diagram. Dir kënnt gesinn datt d’Apparater all opstapelt sinn, an et fléien Drot tëscht de Pins fir d’Verbindung ze froen. Da kënnt Dir den Apparat Layout. Den allgemenge Layout soll no de folgende Prinzipien ausgefouert ginn:
① raisonnabel Zoning no elektrescher Leeschtung, allgemeng opgedeelt op: Digital Circuit Beräich (dh Angscht virun Amëschung a Stéierung generéieren), Analog Circuit Beräich (Angscht virun Amëschung) a Power Drive Area (Interferenzquell);
② Kreesser déi déiselwecht Funktioun fäerdeg maachen, solle sou no wéi méiglech plazéiert ginn, an all Komponente sollen ugepasst ginn fir einfach Drot ze garantéieren; Zur selwechter Zäit passt d’relativ Positioun tëscht de funktionnelle Blocken un fir d’Verbindung tëscht de funktionnelle Blocken präzis ze maachen;
③. fir Komponente mat héijer Qualitéit, gëtt d’Installatiounspositioun an d’Installatiounsstäerkt berécksiichtegt; Heizelementer solle getrennt vun Temperaturempfindlechen Elementer gesat ginn, an thermesch Konvektiounsmoossname solle berécksiichtegt ginn wann néideg;
④ Den I / O Chauffer soll sou wäit wéi méiglech no beim Rand vum gedréckte Board an dem erausgaangem Connector sinn;
⑤ Den Auergenerator (sou wéi Kristalloscillator oder Aueroscillator) soll sou no wéi méiglech mam Apparat mat der Auer sinn;
⑥ En Entkupplungskondensator (eenzege Steenkondensator mat gudder Héichfrequenzleistung gëtt allgemeng benotzt) soll tëscht dem Inputpin vun all integréierten Circuit an dem Buedem bäigefüügt ginn; Wann de Circuit Board Raum dicht ass, kann en Tantal Kondensator och ronderëm verschidde integréiert Circuiten derbäigesat ginn.
⑦. eng Entladungsdiode (1N4148) soll op der Relaispole bäigefüügt ginn;
⑧ De Layout soll equilibréiert, dicht an uerdentlech sinn, an däerf net héich oder schwéier sinn
“”
——Speziell Opmierksamkeet ass erfuerderlech
Wann Dir Komponente plazéiert, muss déi tatsächlech Gréisst (Fläch an Héicht) vun Komponenten an déi relativ Positioun tëscht Komponenten berécksiichtegt ginn fir d’elektresch Leeschtung vum Circuit Board an d’Machbarkeet an d’Bequemlechkeet vun der Produktioun an der Installatioun ze garantéieren. Zur selwechter Zäit, op der Viraussetzung datt déi uewe genannte Prinzipien reflektéiere kënnen, sollt d’Placement vun de Komponente passend geännert ginn fir se propper a schéin ze maachen. Ähnlech Komponente solle propper an der selwechter Richtung gesat ginn, se kënnen net “verstreet” ginn.
Dëse Schrëtt ass am Zesummenhang mam Gesamtbild vum Board an d’Schwieregkeet fir an den nächste Schrëtt ze wiring, also solle mir vill Efforte maache fir et ze berécksiichtegen. Wärend dem Layout kënne virleefeg Kabele fir onsécher Plazen gemaach ginn a voll iwwerluecht ginn.
Véiert: Drot.
Kabelen ass e wichtege Prozess am ganze PCB Design. Dëst wäert d’Performance vum PCB direkt beaflossen. Am Prozess vum PCB Design gëtt d’Verdrahtung allgemeng an dräi Räiche opgedeelt: déi éischt ass Kabelen, wat d’Basisfuerderung vum PCB Design ass. Wann d’Linnen net ugeschloss sinn an et gëtt eng fliegend Linn, wäert et en onqualifizéierte Board sinn. Et kann gesot ginn datt et nach net agefouert gouf. Déi zweet ass d’Zefriddenheet vun der elektrescher Leeschtung. Dëst ass de Standard fir ze moossen ob e gedréckte Circuit Board qualifizéiert ass. Dëst ass fir d’Verdrahtung suergfälteg no de Kabelen unzepassen fir gutt elektresch Leeschtung ze erreechen. Da gëtt et Schéinheet. Wann Är Drot ugeschloss ass, gëtt et keng Plaz fir d’Performance vun elektreschen Apparater ze beaflossen, awer op ee Bléck ass et an der Vergaangenheet gestéiert, gekoppelt mat faarwege a faarwege, och wann Är elektresch Leeschtung gutt ass, ass et ëmmer nach e Stéck Müll an den Ae vun aneren. Dëst bréngt grouss Onbequemlechkeet fir Testen an Ënnerhalt. D’Verdrahtung soll propper an eenheetlech sinn, net kräizeg an desorganiséiert. Dës solle realiséiert ginn ënner der Bedingung fir elektresch Leeschtung ze garantéieren an aner individuell Ufuerderunge gerecht ze ginn, soss wäert se d’Grondlage opginn. Déi folgend Prinzipien solle wärend der Kabele gefollegt ginn:
① Allgemeng solle Stroumleitung a Buedemdrot als éischt kabelt ginn fir d’elektresch Leeschtung vum Circuit Board ze garantéieren. Bannent der zulässlecher Gamme soll d’Breet vun der Energieversuergung an dem Buedemdrot sou vill wéi méiglech erweidert ginn. Et ass besser datt de Buedemdrot méi breet ass wéi d’Muechtleitbreet. Hir Relatioun ass: Gronddraht> Stroumleitung> Signallinn. Generell ass d’Signallinnebreet 0.2 ~ 0.3mm, déi fein Breet kann 0.05 ~ 0.07mm erreechen, an d’Muechtlinn ass allgemeng 1.2 ~ 2.5mm. Fir de PCB vum digitale Circuit kann e breede Buedemdrot benotzt gi fir e Circuit ze bilden, dat heescht, en Terrain Netzwierk ze bilden (den Terrain vum analoge Circuit kann net op dës Manéier benotzt ginn)
② Drot mat strenge Viraussetzungen (sou wéi Héichfrequenzlinnen) solle am Viraus kabelt ginn, an d’Säitlinnen vum Input Enn an Output Enn sollen niewendrun parallel vermeiden fir Reflexiounsstéierungen ze vermeiden. Wann néideg, gëtt Buedemdrot fir Isolatioun derbäigesat. D’Verdrahtung vun zwou ugrenzende Schichten soll senkrecht matenee sinn a parallel, wat einfach parasitär Kupplung ze produzéieren ass.
③ D’Oscillator -Schuel soll Buedem sinn, an d’Auerlinn soll sou kuerz wéi méiglech sinn, an et soll net iwwerall sinn. Ënnert dem Auer Oszillatiounskreeslaf an dem speziellen Héichgeschwindeg Logik Circuit sollt d’Gebitt vun der Äerd erhéicht ginn, an aner Signallinnen solle net geholl ginn fir d’Ëmgéigend elektrescht Feld no bei Null ze maachen;
④ 45o futtis Linn Drot soll sou wäit wéi méiglech ugeholl ginn, an 90o gebrach Linn Drot soll net benotzt ginn fir d’Stralung vum Héichfrequenz Signal ze reduzéieren (Duebel Bogen soll och fir Linnen mat héijen Ufuerderunge benotzt ginn)
⑤ Keng Signallinn soll eng Loop bilden. Wann et inévitabel ass, soll d’Loop sou kleng wéi méiglech sinn; D’Vias vu Signallinnen solle sou wéineg wéi méiglech sinn;
⑥ D’Schlëssellinnen solle sou kuerz an déck wéi méiglech sinn, a Schutzberäicher sollen op béide Säiten derbäigesat ginn.
⑦ Wann Dir sensibel Signal a Kaméidi Feldbandsignal iwwer e flaache Kabel weiderginn, soll et op de Wee vum “Buedemdrot Signal Buedem Drot” gefouert ginn.
⑧ Testpunkte si reservéiert fir Schlësselsignaler fir d’Produktioun, den Ënnerhalt an d’Detektioun ze erliichteren
⑨. nodeems déi schematesch Drot fäerdeg ass, sollten d’Kabele optimiséiert ginn; Zur selwechter Zäit, no der virleefeger Netzinspektioun an der DRC Inspektioun richteg sinn, fëllt dat net kabelt Gebitt mat Buedemdrot, benotzt e grousst Gebitt vu Kupferschicht als Buedemdrot, a verbënnt déi net benotzte Plazen mam Buedem op der gedréckter Brett wéi de Buedem Drot. Oder et kann an e Multilayer Board gemaach ginn, an d’Energieversuergung an de Buedemdrot besetzen ee Stack respektiv.
——PCB Verkabelungsprozess Ufuerderunge
①. Linn
Generell ass d’Signallinnebreet 0.3mm (12mil), an d’Muechtlinnebreet ass 0.77mm (30mil) oder 1.27mm (50mil); D’Distanz tëscht Linnen an tëscht Linnen a Pads ass méi grouss wéi oder gläich wéi 0.33mm (13mil). An der praktescher Uwendung, wann d’Konditioune et erlaben, d’Distanz erhéijen;
Wann d’Verdrahtungsdicht héich ass, kann et ugesi ginn (awer net recommandéiert) zwee Drot tëscht IC Pins ze benotzen. D’Breet vun den Drot ass 0.254mm (10mil), an den Drotabstand ass net manner wéi 0.254mm (10mil). Ënnert speziellen Ëmstänn, wann d’Apparatpinnen dicht sinn an d’Breet schmuel ass, kann d’Linnebreet an d’Linneafstand ugemooss reduzéiert ginn.
②. pad
D’Basisfuerderunge fir Pad a Via si wéi follegt: den Duerchmiesser vum Pad soll méi grouss sinn wéi 0.6 mm wéi dee vum Lach; Zum Beispill, fir allgemeng Pinwidderstänn, Kondensatoren an integréierte Circuiten, ass d’Disk / Lachgréisst 1.6mm / 0.8mm (63mil / 32mil), an d’Socket, Pin an Diode 1N4007 sinn 1.8mm / 1.0mm (71mil / 39mil). An der praktescher Uwendung sollt et no der Gréisst vun den aktuellen Komponenten bestëmmt ginn. Wa méiglech, kann d’Padgréisst adequat erhéicht ginn;
D’Komponentmontageblend op der PCB entworf soll ongeféier 0.2 ~ 0.4mm méi grouss sinn wéi déi tatsächlech Gréisst vum Komponent Pin.
③. iwwer
Generell 1.27mm / 0.7mm (50mil / 28mil);
Wann d’Verdrahtungsdicht héich ass, kann d’Virgréisst ugemooss reduzéiert ginn, awer et sollt net ze kleng sinn. 1.0mm / 0.6mm (40mil / 24mil) ka berécksiichtegt ginn.
④. Ofstandsufuerderunge vu Pad, Drot a Via
PAD a VIA?: ≥ 0.3 mm (12mil)
PAD a PAD?: ≥ 0.3mm (12mil)
PAD a TRACK?: ≥ 0.3mm (12mil)
TRACK a TRACK?: ≥ 0.3 mm (12mil)
Wann d’Dicht héich ass:
PAD a VIA?: ≥ 0.254 mm (10mil)
PAD a PAD?: ≥ 0.254mm (10mil)
PAD a TRACK ?: ≥? 0.254mm (10mil)
TRACK a TRACK ?: ≥? 0.254mm (10mil)
Fënneft: Drotoptimiséierung a Seidewiever Dréckerei.
“Nee gutt, nëmmen besser”! Egal wéi schwéier Dir probéiert ze designen, wann Dir fäerdeg sidd ze molen, fillt Dir Iech nach ëmmer datt vill Plazen geännert kënne ginn. Déi allgemeng Designerfarung ass datt d’Zäit fir d’Verdrahtung ze optimiséieren zweemol ass wéi déi initial Drot. Nodeems Dir Iech gefillt hutt datt et näischt ze änneren ass, kënnt Dir Kupfer leeën (Plaz -> Polygon Fliger). Kupfer gëtt allgemeng mat Buedemdrot geluecht (oppassen op d’Trennung vum analoge Buedem an dem digitale Buedem), a Stroumversuergung kann och geluecht ginn wann Dir Multilayer Boards leet. Fir Seidewiever Dréckerei, oppassen datt Dir net vun Apparater blockéiert gëtt oder duerch Vias a Pads geläscht gëtt. Zur selwechter Zäit soll den Design op d’Komponentoberfläche geriicht sinn, an d’Wierder um Enn sollte gespigelt ginn fir ze vermeiden datt d’Schicht duerchernee geet.
Sechstens: Netzwierk an DRC Inspektioun a Strukturinspektioun.
Als éischt, op der Viraussetzung datt de Circuit schemateschen Design richteg ass, kontrolléiert d’kierperlech Verbindungsverhältnis tëscht der generéierter PCB Netzdatei an der schematescher Netzwierksdatei, a korrigéiert den Design no de Output Dateiresultater fir d’Korrektheet vun der Verbindungsverbindung ze garantéieren ;
Nodeems den Netzwierkcheck richteg passéiert ass, préift DRC den PCB Design, a korrigéiert den Design an der Zäit no den Output Dateiresultater fir d’elektresch Leeschtung vun PCB Drot ze garantéieren. Déi mechanesch Installatiounsstruktur vun PCB soll weider iwwerpréift a bestätegt ginn no.
Siwenten: Platen maachen.
Virdru sollt et en Auditprozess ginn.
PCB Design ass en Test vum Geescht. Wien en dichte Verstand an eng héich Erfarung huet, den designéierte Board ass gutt. Dofir solle mir extrem virsiichteg am Design sinn, verschidde Faktore voll berécksiichtegen (zum Beispill, vill Leit mengen net d’Bequemlechkeet vum Ënnerhalt an der Inspektioun), weider verbesseren, a mir kënnen e gudde Board designen.