An de leschte Joeren, fir d’Bedierfnesser vun der Miniaturiséierung vun e puer High-End Konsumentelektronikprodukter gerecht ze ginn, gëtt d’Chipintegratioun ëmmer méi héich, de BGA Pin Abstand gëtt ëmmer méi no (manner wéi oder gläich wéi 0.4pitch), den PCB Layout gëtt ëmmer méi kompakt, an d’Routingdicht gëtt ëmmer méi grouss. Anylayer (arbiträr Uerdnung) Technologie gëtt ugewannt fir den Design Duerchgang ze verbesseren ouni d’Performance wéi d’Signalintegritéit ze beaflossen, Dëst ass den ALIVH all Layer IVH Struktur Multilayer gedréckten Drot Board.
Technesch Charakteristike vun all Layer duerch d’Lach
Am Verglach mat de Charakteristike vun der HDI Technologie ass de Virdeel vun ALIVH datt d’Designfräiheet staark erhéicht gëtt a Lächer kënne fräi tëscht Schichten gestanzt ginn, wat net mat HDI Technologie erreecht ka ginn. Generell erreechen hausgemaachte Hiersteller eng komplex Struktur, dat heescht d’Designlimit vum HDI ass den drëtten Uerdnung HDI Board. Well HDI d’Laserbuerung net komplett adoptéiert, an dat begruewe Lach an der bannenzeger Schicht mechanesch Lächer ugeet, sinn d’Ufuerderunge vun der Lachscheier vill méi grouss wéi Laser Lächer, an déi mechanesch Lächer besetzen de Raum op der laanger Schicht. Dofir, am Allgemengen, am Verglach mat der arbiträrer Buerung vun der ALIVH Technologie, kann de Pore Duerchmiesser vun der bannenzeger Kärplack och 0.2mm Mikropore benotzen, wat nach ëmmer e grousse Spalt ass. Dofir ass de Kabelraum vum ALIVH Board wahrscheinlech vill méi héich wéi dee vum HDI. Zur selwechter Zäit sinn d’Käschte an d’Veraarbechtungsschwieregkeet vum ALIVH och méi héich wéi déi vum HDI Prozess. Wéi an der Figur 3 gewisen ass et e schematescht Diagram vum ALIVH.
Design Erausfuerderunge vu Vias an all Layer
Arbiträr Schicht iwwer Technologie subvertéiert déi traditionell iwwer Designmethod komplett. Wann Dir ëmmer nach Vias a verschiddene Schichten setze musst, erhéicht d’Schwieregkeet vun der Gestioun. D’Designinstrument muss d’Fäegkeet hunn intelligent Bueraarbechten ze hunn, a ka kombinéiert a gespléckt ginn no Wëllen.
Cadence füügt d’Verkablungs Ersatzmethod op Basis vun der Aarbechtsschicht un déi traditionell Verkabelungsmethod baséiert op der Drot Ersatzschicht, wéi an der Figur 4 gewisen: Dir kënnt d’Schicht kontrolléieren déi Schleiflinn an der Aarbechtschicht Panel ausféiere kënnt, an da klickt zweemol op de Lach fir all Schicht fir Drot Ersatz ze wielen.
Beispill vum ALIVH Design a Platen maachen:
10 Etagen ELIC Design
OMAP4 Plattform
Begruewe Resistenz, begruewe Kapazitéit an embedded Komponenten
Héich Integratioun a Miniaturiséierung vun Handheld Geräter si noutwendeg fir Héichgeschwindegkeet Zougang zum Internet a sozialen Netzwierker. De Moment vertrauen op 4-n-4 HDI Technologie. Wéi och ëmmer, fir eng méi héich Verbindungsdicht fir déi nächst Generatioun vun der neier Technologie z’erreechen, an dësem Beräich, kann d’passiv oder souguer aktiv Deeler an d’PCB an de Substrat agebonne ginn, déi uewe genannten Ufuerderunge gerecht ginn. Wann Dir Handyen, Digitalkameraen an aner elektronesch Konsumenteprodukter designt, ass et déi aktuell Designwahl fir nozedenken wéi passiv an aktiv Deeler an PCB a Substrat agebonne ginn. Dës Method ka liicht anescht sinn well Dir verschidde Liwweranten benotzt. En anere Virdeel vun embedded Deeler ass datt d’Technologie intellektuell Propriétéitsschutz bitt géint sougenannte Revers Design. Den Allegro PCB Editor kann industriell Léisunge liwweren. Den Allegro PCB Editor kann och méi enk mat HDI Board, flexibele Board an embedded Deeler schaffen. Dir kënnt déi richteg Parameteren a Contrainten kréien fir den Design vun embedded Deeler ofzeschléissen. Den Design vun embedded Geräter kann net nëmmen de Prozess vu SMT vereinfachen, awer och d’Reinheet vu Produkter immens verbesseren.
Begruewe Resistenz a Kapazitéit Design
Begruewe Resistenz, och bekannt als begruewe Resistenz oder Filmresistenz, ass dat speziell Resistenzmaterial op den isoléierende Substrat ze drécken, kritt dann den erfuerderleche Resistenzwäert duerch Dréckerei, Ätzung an aner Prozesser, an dréckt se dann zesumme mat anere PCB Schichten fir eng Fliger Resistenz Schicht. Déi gemeinsam Fabrikatiounstechnologie vum PTFE begruewe Resistenz multilayer gedréckte Board kann déi erfuerderlech Resistenz erreechen.
Déi begruewe Kapazitanz benotzt d’Material mat héijer Kapazitanz Dicht a reduzéiert d’Distanz tëscht de Schichten fir eng grouss genuch Inter Plack Kapazitanz ze bilden fir d’Roll vun der Kupplung a Filteren vum Stroumversuergungssystem ze spillen, fir déi diskret Kapazitanz ze reduzéieren déi um Bord erfuerderlech ass an erreechen besser Héichfrequenz Filterungseigenschaften. Well déi parasitär Induktanz vun der begruewe Kapazitanz ganz kleng ass, wäert säi Resonanzfrequenzpunkt besser si wéi déi normal Kapazitanz oder eng niddereg ESL Kapazitanz.
Wéinst der Reife vu Prozess an Technologie an de Besoin fir Héichgeschwindegkeet Design fir Stroumversuergungssystem gëtt begruewe Kapazitéitstechnologie méi a méi ugewannt. Mat begruewe Kapazitéitstechnologie musse mir als éischt d’Gréisst vun der flaacher Plackekapazitéit berechnen Figur 6 flaach Platte Kapazitanzberechnungsformel
Vun deenen:
C ass d’Kapazitanz vun der begruewe Kapazitanz (Plattekapazitanz)
A ass d’Gebitt vu flaache Platen. An de meeschten Designen ass et schwéier d’Géigend tëscht flaache Platen z’erhéijen wann d’Struktur bestëmmt ass
D_ K ass déi dielektresch Konstant vum Medium tëscht Placken, an d’Kapazitanz tëscht Placken ass direkt proportional zu der dielektrescher Konstant
K ass Vakuumpermittivitéit, och bekannt als Vakuumpermittivitéit. Et ass eng kierperlech Konstant mat engem Wäert vun 8.854 187 818 × 10-12 farad / M (F / M);
H ass d’Dicke tëscht Fligeren, an d’Kapazitanz tëscht Placken ass invers proportional zu der Dicke. Dofir, wa mir eng grouss Kapazitanz wëllen erhalen, musse mir d’Interlayer Dicke reduzéieren. 3M c-ply begruewe Kapazitanzmaterial kann eng interlayer dielektresch Dicke vun 0.56mil erreechen, an déi dielektresch Konstant vu 16 erhéicht d’Kapazitanz tëscht Placken staark.
No der Berechnung kann 3M c-Ply begruewe Kapazitanzmaterial eng Inter Platte Kapazitanz vun 6.42nf pro Quadrat Zoll erreechen.
Zur selwechter Zäit ass et och noutwendeg fir PI Simulatiounsinstrument ze benotzen fir d’Zilimpedanz vu PDN ze simuléieren, fir d’Kapazitanz Design Schema vun engem eenzege Board ze bestëmmen an den redundanten Design vu begruewe Kapazitanz an diskret Kapazitanz ze vermeiden. Figur 7 weist d’PI Simulatiounsresultater vun engem begruewe Kapazitéitsdesign, berécksiichtegt nëmmen den Effekt vun der Inter Board Kapazitanz ouni den Effekt vun der diskreter Kapazitanz ze addéieren. Et kann gesi ginn datt nëmmen duerch d’Erhéijung vun der begruewe Kapazitéit d’Leeschtung vun der ganzer Kraaftimpedanzkurve staark verbessert gouf, besonnesch iwwer 500MHz, wat e Frequenzband ass an deem de Boardniveau diskret Filter Kondensator schwéier ze schaffen ass. De Boardkondensator kann effektiv d’Kraaftimpedanz reduzéieren.