Wéi vermeit Dir d’Transmissiounslinn Effekt an Héich-Vitesse PCB Design

1. Methoden fir d’elektromagnetesch Amëschung z’ënnerhalen

Eng gutt Léisung fir de Signalintegritéitsprobleem wäert d’elektromagnetesch Kompatibilitéit (EMC) vum PCB Board verbesseren. Ee vun de wichtegsten ass sécherzestellen datt de PCB Board e gudde Buedem huet. Eng Signalschicht mat enger Grondschicht ass eng ganz effektiv Method fir komplexe Design. Zousätzlech ass d’Signaldensitéit vun der äusserster Schicht vum Circuit Board ze minimiséieren och e gudde Wee fir elektromagnetesch Stralung ze reduzéieren. Dës Method kann erreecht ginn mat der “Uewerfläch” Technologie “opbauen” PCB Design. D’Uewerflächeschicht gëtt erreecht andeems eng Kombinatioun vun dënnen Isolatiounsschichten a Mikropore bäigefüügt gëtt fir dës Schichten op engem allgemenge Prozess PCB ze penetréieren. D’Resistenz an d’Kapazitanz kënnen ënner der Uewerfläch begruewe ginn, an d’linear Dicht pro Beräich Eenheet ass bal verduebelt, sou datt de Volume vum PCB reduzéiert gëtt. D’Reduktioun vum PCB Beräich huet en enorme Impakt op d’Topologie vum Routing, dat heescht datt déi aktuell Loop reduzéiert gëtt, d’Längt vun der Branche Routing reduzéiert ass, an d’elektromagnetesch Stralung ass ongeféier proportional zum Gebitt vun der aktueller Loop; At the same time, the small size characteristics mean that high-density pin packages can be used, which in turn reduces the length of the wire, thus reducing the current loop and improving emc characteristics.

2. Strictly control the cable lengths of key network cables

If the design has a high speed jump edge, the transmission line effect on the PCB must be considered. Déi héich Auergeschwindegkeet séier integréiert Circuit Chips déi haut dacks benotzt gi sinn nach méi problematesch. Et ginn e puer Grondprinzipien fir dëse Problem ze léisen: wann CMOS oder TTL Kreesser fir Design benotzt ginn, ass d’Betribsfrequenz manner wéi 10MHz, an d’Verdrahtlängt sollt net méi grouss si wéi 7 Zoll. If the operating frequency is 50MHz, the cable length should not be greater than 1.5 inches. Wiring length should be 1 inch if operating frequency reaches or exceeds 75MHz. Déi maximal Drotlängt fir GaAs Chips sollt 0.3 Zoll sinn. Wann dëst iwwerschratt ass, gëtt et en Iwwerdroungslinnprobleem.

3. Plangt d’Topologie vum Kabelen richteg

Another way to solve the transmission line effect is to choose the correct routing path and terminal topology. D’Kabeltopologie bezitt sech op d’Kabelsekvens an d’Struktur vun engem Netzkabel. Wann Héichgeschwindeg Logik Geräter benotzt ginn, gëtt d’Signal mat séier verännerleche Kanten duerch d’Branchen vum Signalstamm verzerrt, ausser datt d’Branchslängt ganz kuerz gehal gëtt. Am Allgemengen adoptéiert PCB Routing zwou Basis Topologien, nämlech Daisy Chain Routing a Star Distribution.

Fir Daisy-Chain Wiring, fänken d’Virdeeler um Enn vum Chauffeur un an erreechen all Empfangsend am Tour. If a series resistor is used to change the signal characteristics, the position of the series resistor should be close to the driving end. Daisy Kette Kabelen ass dat Bescht fir déi héich harmonesch Amëschung vu Kabelen ze kontrolléieren. Wéi och ëmmer, dës Zort Kabelen huet den niddregsten Iwwerdroungsquote an ass net einfach 100%ze passéieren. Am aktuellen Design wëlle mir d’Branchslängt an der Daisy Ketteverkabelung sou kuerz wéi méiglech maachen, an de séchere Längtwäert sollt sinn: Stub Delay < = Trt * 0.1.

Zum Beispill, Filialen an Héichgeschwindeg TTL Circuiten solle manner wéi 1.5 Zoll laang sinn. Dës Topologie hëlt manner Kabelfläch op a ka mat engem eenzege Widderstandsmatch ofgeschloss ginn. Wéi och ëmmer, dës Kabele Struktur mécht datt d’Signalempfänke bei verschiddene Signalempfänger net synchron ass.

The star topology can effectively avoid the problem of clock signal synchronization, but it is very difficult to finish the wiring manually on the PCB with high density. Automatesch Kabelen ze benotzen ass dee beschte Wee fir Stärkabelen ze kompletéieren. A terminal resistor is required on each branch. The value of the terminal resistance should match the characteristic impedance of the wire. Dëst kann manuell oder iwwer CAD Tools gemaach ginn fir d’charakteristesch Impedanzwäerter an terminal passende Widderstandswäerter ze berechnen.

While simple terminal resistors are used in the two examples above, a more complex matching terminal is optional in practice. Déi éischt Optioun ass den RC Match Terminal. RC passende Terminaler kënnen den Energieverbrauch reduzéieren, awer kënne nëmme benotzt ginn wann d’Signaloperatioun relativ stabil ass. Dës Method ass am meeschte gëeegent fir Auerlinn Signal passende Veraarbechtung. Den Nodeel ass datt d’Kapazitanz am RC passende Terminal d’Form an d’Verbreedung Geschwindegkeet vum Signal kann beaflossen.

The series resistor matching terminal incurs no additional power consumption, but slows down signal transmission. This approach is used in bus-driven circuits where time delays are not significant. D’Serie Widerstands passende Terminal huet och de Virdeel fir d’Zuel vun den Apparater ze reduzéieren, déi um Bord benotzt ginn an d’Dicht vu Verbindungen.

The final method is to separate the matching terminal, in which the matching element needs to be placed near the receiving end. Säi Virdeel ass datt et d’Signal net zitt, a ka ganz gutt sinn fir Kaméidi ze vermeiden. Typesch benotzt fir TTL Input Signaler (ACT, HCT, FAST).

In addition, the package type and installation type of the terminal matching resistor must be considered. SMD surface mount resistors generally have lower inductance than through-hole components, so SMD package components are preferred. There are also two installation modes for ordinary straight plug resistors: vertical and horizontal.

Am vertikale Montagemodus huet d’Resistenz e kuerze Montagestift, wat d’thermesch Resistenz tëscht der Resistenz an dem Circuit Board reduzéiert an d’Resistenzhëtzt méi einfach an d’Loft mécht. Awer eng méi laang vertikal Installatioun wäert d’Induktanz vum Widderstand erhéijen. Horizontal installation has lower inductance due to lower installation. However, the overheated resistance will drift, and in the worst case, the resistance will become open, resulting in PCB wiring termination matching failure, becoming a potential failure factor.

4. Aner applicabel Technologien

Fir d’Transient Spannung Iwwerschoss op IC Stroumversuergung ze reduzéieren, sollt d’Kopplungskondensator dem IC Chip bäigefüügt ginn. Dëst läscht effektiv den Impakt vu Gromperen op der Energieversuergung a reduzéiert d’Stralung vun der Stroumschleif um gedréckten Board.

De Burr Smoothing Effekt ass am Beschten wann den Ofkupplungskondensator direkt mam Stroumversuergungsbunn vum integréierten Circuit ugeschloss ass anstatt mat der Energieversuergungsschicht. Dëst ass firwat e puer Apparater d’Kopplungskondensatoren an hire Sockelen hunn, anerer erfuerderen d’Distanz tëscht dem Kupplungskondensator an dem Apparat fir kleng genuch ze sinn.

All Héichgeschwindegkeet an héich Stroumverbrauchsapparater solle sou wäit wéi méiglech zesumme gesat ginn fir eng transient Iwwerschoss vun der Energieversuergungsspannung ze reduzéieren.

Ouni Stroumschicht bilden laang Stroumleitungen eng Loop tëscht dem Signal an der Schleif, déi als Stralungsquell an en induktive Circuit déngt.

Kabelen, déi eng Loop bilden, déi net duerch deeselwechte Netzkabel oder aner Kabele leeft, gëtt Open Loop genannt. If the loop passes through the same network cable, other routes form a closed loop. A béide Fäll kann den Antenneneffekt (Linnantenne a Ringantenne) optrieden.