PCB Verwaltungsrot Zeechnungserfahrung Resumé:

(1): Beim Zeechnen vun engem schemateschen Diagramm, muss d’Annotatioun vum Pin Netzwierk NET anstatt Text benotzen, soss ginn et Probleemer beim Leedung vum PCB Design.

(2): Beim Zeechnen vum schemateschen Diagramm, musse mir datt all d’Komponente Verpackungen hunn, soss fanne mir d’Komponente net wann Dir de PCB guidéiert.

E puer Komponente kënnen net an der Bibliothéik fonnt ginn ass hir eegen ze zéien, tatsächlech ass et gutt hir eegen ze zéien, endlech eng Bibliothéik ze hunn, dat ass bequem. Fir E KOMPONENT NËMMEN NEMEN, start FILE/NEW – wielt SCH LIB – fir an d’Deeler Editéierbibliothéik anzeginn.

D’Kontur vum Komponent Package ass d’selwecht wéi dëst, awer wielt PCB LIB, an d’Grenz vum Komponent ass an der TOPOverlay Schicht, déi giel ass.

(3) Fir d’Elementer an Uerdnung ëmbenennen, wielt TOOLS —an ANNOTÉIERT den ANNOTATE Annotatioun a wielt d’Bestellung

(4): ier Dir op PCB konvertéiert, fir Berichter ze generéieren, haaptsächlech Netzwierkstabel wielt DESIGN DESIGN – “Erstellt Netlist fir en Netzwierkstabell ze kreéieren

(5): Et gëtt och d’elektresch Reegelen ze kontrolléieren: wielt TOOLS ->>; ERC

(6): Da kann PCB generéiert ginn. Wann et e Feeler am Generatiounsprozess ass, muss de schemateschen Diagramm korrekt geännert ginn an op PCB recycléiert ginn

(7): PCB muss als éischt gutt Schrëtt maachen, soll d’Linn sou kuerz wéi méiglech maachen, sou wéineg Lächer wéi méiglech.

(8): Designreegelen ier Dir Linnen zitt: TOOLS – Design Regelen, RouTIng Constrain GAP 10 oder 12, RouTIng VIA STYLE Set Lach, maximalen externen Duerchmiesser, minimalen externen Duerchmiesser, maximalen internen Duerchmiesser, D’Gréisst vum minimale bannenzegen Duerchmiesser. Breetbeschränkung setzt d’Linn Breet, Max a min

(9): D’Breet vun der Zeechnenlinn ass allgemeng 12MIL, e Krees vun der Energieversuergung an de Buedemdrot ass 120 oder 100, d’Muechtversuergung an de Buedem vum Film ass 50 oder 40 oder 30, de Kristalldraad soll déck sinn, et sollt niewendrun gesat ginn dem eenzegen Chip Mikrocomputer, d’ëffentlech Linn soll déck sinn, d’Längt vun der Distanz soll déck sinn, d’Linn kann net de richtege Wénkel dréinen soll 45 Grad sinn, d’Energieversuergung an de Buedem an aner Schëlder mussen an TOPLAY markéiert sinn. Praktescht Debugging Kabel.

Wann Dir fannt datt den Diagramm net korrekt ass, musst Dir als éischt d’schematesch Diagram änneren, an dann de schemateschen Diagramm benotze fir de PCB ze ersetzen.

(10): Déi ënnescht Optioun vun der VIEW Optioun kann op Zoll oder Millimeter gesat ginn.

(11): Fir d’Anti-Amëschung vum Board ze verbesseren, ass et am beschten endlech Kupfer anzebezéien, wielt d’Kupferikon, eng Dialogbox erschéngt, Net OpTIon an der Figur fir dat verbonne Netzwierk ze wielen, an déi zwou Optiounen ënner et sollt ausgewielt ginn, HATCHING STYLE, wielt d’Form vu Kupferbeschichtung, dëst zoufälleg. GRID SIZE ass de Raum tëscht de Kupfer GRID Punkte, an TRACK WIDTH sollt konsequent mat der Linn Breet vun eisem PCB sinn. LOCKPrimiTIves kënnen ausgewielt ginn, an déi aner zwee Elementer kënnen no dem Diagramm gemaach ginn.