Ursaach vum PCB banneschten Kuerzschluss

Ursaach vun PCB bannenzeg Kuerzschluss

I. Impakt vu Rohmaterial op bannenzege Kuerzschluss:

D’Dimensionalstabilitéit vu Multilayer PCB Material ass den Haaptfaktor deen d’Positionéierungsgenauegkeet vun der bannenzeg Schicht beaflosst. Den Afloss vum thermesche Expansiounskoeffizient vum Substrat a Kupferfolie op déi bannenzeg Schicht vum Multilayer PCB muss och berécksiichtegt ginn. Vun der Analyse vun de physikaleschen Eegeschafte vum benotzte Substrat enthalen Laminaten Polymeren, déi d’Haaptstruktur bei enger gewësser Temperatur änneren, bekannt als d’Glas Iwwergangstemperatur (TG Wäert). Glas Iwwergangstemperatur ass d’Charakteristik vu grousser Unzuel u Polymer, nieft dem thermesche Expansiounskoeffizient ass et déi wichtegst Charakteristik vum Laminat. Am Verglach vun den zwee allgemeng benotzt Materialien ass d’Glas Iwwergangstemperatur vun Epoxy Glas Stoff Laminat a Polyimid Tg120 ℃ respektiv 230 ℃. Ënnert der Bedingung vun 150 ℃ ass déi natierlech thermesch Expansioun vum Epoxy Glasduch Laminat ongeféier 0.01in/in, wärend déi natierlech thermesch Expansioun vu Polyimid nëmmen 0.001in/in ass.

ipcb

Geméiss den zoustännegen techneschen Donnéeën ass den thermesche Expansiounskoeffizient vu Laminaten an den X an Y Richtungen 12-16ppm/℃ fir all Erhéijung vun 1 ℃, an den thermesche Expansiounskoeffizient an der Z Richtung ass 100-200ppm/℃, wat eropgeet mat enger Uerdnung vun der Gréisst wéi déi an den X an Y Richtungen. Wéi och ëmmer, wann d’Temperatur 100 ℃ iwwerschreit, gëtt festgestallt datt d’Z-Achs Expansioun tëscht Laminaten a Pore inkonsistent ass an den Ënnerscheed méi grouss gëtt. Electroplated duerch Lächer hunn eng méi niddereg natierlech Expansiounsquote wéi Ëmgéigend Laminaten. Well d’thermesch Expansioun vum Laminat méi séier ass wéi déi vun der Pore, heescht dat datt d’Pore an d’Richtung vun der Deformatioun vum Laminat gestreckt ass. Dëse Stresszoustand produzéiert Spannungsspannung am Duerchmiesser Kierper. Wann d’Temperatur eropgeet, wäert de Stresstress weider eropgoen. Wann de Stress d’Frakturstäerkt vun der Duerchgangsbeschichtung iwwerschreift, brécht d’Beschichtung. Zur selwechter Zäit mécht den héijen thermesche Expansiounsquote vum Laminat de Belaaschtung op den bannenzegen Drot an de Pad offensichtlech erop, resultéiert am Rëss vum Drot a Pad, wat zu der Kuerzschaltung vun der bannenzeger Schicht vu Multi-Layer PCB resultéiert . Dofir, bei der Fabrikatioun vu BGA an aner Héichdicht Verpackungsstruktur fir PCB Rohmaterial technesch Ufuerderunge sollt speziell virsiichteg Analyse gemaach ginn, d’Auswiel vum Substrat a Kupferfolie thermesch Expansiounskoeffizient soll am Fong passen.

Zweetens, den Afloss vun der Method Präzisioun vum Positionéierungssystem op bannenzege Kuerzschluss

Location ass noutwendeg bei der Filmgeneratioun, Circuit Grafiken, Lamination, Lamination a Buerungen, an d’Form vun der Locationmethod muss suergfälteg studéiert an analyséiert ginn. Dës hallef fäerdeg Produkter déi musse positionéiert ginn bréngen eng Serie vun technesche Probleemer wéinst dem Ënnerscheed an der Positionéierungsgenauegkeet. Eng liicht Suergfalt féiert zu Kuerzschlussphänomen an der bannenzeger Schicht vu Multi-Layer PCB. Wéi eng Positiounsmethod sollt ausgewielt ginn hänkt vun der Genauegkeet, der Uwendbarkeet an der Effizienz vun der Positionéierung of.

Dräi, den Effekt vun bannenzeg Ätzqualitéit op bannenzege Kuerzschluss

Fudder Ätzprozess ass einfach de Rescht Kupfer Ätzung um Enn vum Punkt ze produzéieren, de Rescht Kupfer heiansdo ganz kleng, wann net vum opteschen Tester gëtt benotzt fir d’intuitiv z’entdecken, an et ass schwéier mat bloussem A ze fannen, gëtt an de Laminéierungsprozess bruecht, déi reschtlech Kupferunterdréckung am Interieur vum Multilayer PCB, wéinst der bannenzeger Schichtdicht ass ganz héich, den einfachste Wee fir de Reschtkupfer ze kréien kritt e Multilayer PCB Fusioun verursaacht duerch Kuerzschalt tëscht deenen zwee Dréit ofgepëtzt.

4. Afloss vu Laminéierungsprozessparameter op bannenzege Kuerzschluss

Déi bannenzeg Schichtplack muss positionéiert ginn andeems Dir de Positionéierungsstift benotzt beim Laminéieren. Wann den Drock dee benotzt gëtt beim Installéiere vum Board net eenheetlech ass, gëtt d’Positiounslach vun der bannenzeger Schichtplack deforméiert, de Schéierspannung a Reschtstress verursaacht vum Drock geholl duerch Pressen sinn och grouss, an d’Schichtkrimpdeformatioun an aner Grënn wäerten veruersaachen déi bannenzeg Schicht vu Multi-Layer PCB fir Kuerzschluss a Schrott ze produzéieren.

Fënnef, den Impakt vun der Buerqualitéit op den banneschten Kuerzschluss

1. Lach Location Feeler Analyse

Fir héich Qualitéit an héich Zouverlässegkeet elektresch Verbindung ze kréien, soll d’Gelenk tëscht Pad a Draht nom Buer op d’mannst 50μm gehal ginn. Fir sou eng kleng Breet z’erhalen, muss d’Positioun vum Buerloh ganz präzis sinn, e Feeler produzéiere manner wéi oder gläich mat den techneschen Ufuerderunge vun der Dimensiounstoleranz, déi vum Prozess proposéiert gëtt. Awer de Lach Positioun Feeler vum Buerloch gëtt haaptsächlech bestëmmt vun der Präzisioun vun der Buermaschinn, der Geometrie vum Bohrbits, de Charakteristike vum Deckel a Pad an technologesche Parameteren. Déi empiresch Analyse, déi aus dem aktuellen Produktiounsprozess cumuléiert ass, gëtt vu véier Aspekter verursaacht: d’Amplitude verursaacht duerch d’Vibration vun der Buermaschinn relativ zu der realer Positioun vum Lach, d’Deviatioun vum Spindel, de Rutsch verursaacht vum Bit an de Substratpunkt erakommen , an der Biegungsdeformatioun verursaacht duerch d’Glasfaserbeständegkeet an d’Bousschneiden nom Bit an de Substrat erakomm. Dës Faktore verursaache bannent Lach Location Deviatioun an d’Méiglechkeet vu Kuerzschluss.

2. Laut der Lochpositioun Ofwiesselung uewe generéiert, fir d’Méiglechkeet vum exzessive Feeler ze léisen an ze eliminéieren, gëtt virgeschloen d’Schrëtt Buerprozessmethod z’adoptéieren, wat den Effekt vu Buerstécker Eliminatioun an der Bittemperatur eropgoe kann. Dofir ass et noutwendeg d’Bitgeometrie z’änneren (Querschnittsberäich, Kärendicke, Kegel, Chip Groove Wénkel, Chip Groove a Längt bis Rand Band Verhältnis, etc.) fir d’Bit Steifheit ze erhéijen, an d’Lach Location Genauegkeet wäert sinn immens verbessert. Zur selwechter Zäit ass et noutwendeg fir d’Deckelplack a Buerprozessparameter korrekt auswielen fir sécherzestellen datt d’Präzisioun vum Buerlach am Kader vum Prozess ass. Zousätzlech zu den uewe genannten Garantien mussen extern Ursaachen och de Fokus vun der Opmierksamkeet sinn. Wann déi bannenzeg Positionéierung net korrekt ass, wann Dir d’Lochabweichung buer, féiert och zum bannenzege Circuit oder Kuerzschluss.