How to design the vias in high-speed PCBs to be reasonable?

Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

ipcb

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. ພະຍາຍາມບໍ່ໃຫ້ປ່ຽນຊັ້ນຂອງຮ່ອງຮອຍສັນຍານຢູ່ໃນກະດານ PCB, ຫມາຍຄວາມວ່າ, ພະຍາຍາມບໍ່ນໍາໃຊ້ໂດຍຜ່ານທີ່ບໍ່ຈໍາເປັນ.

4. ຄວນເຈາະສາຍໄຟຟ້າ ແລະ ເຂັມໃສ່ດິນໃກ້ໆ, ແລະ ທໍ່ນຳລະຫວ່າງທາງຜ່ານ ແລະ ເຂັມຄວນຈະສັ້ນທີ່ສຸດເທົ່າທີ່ຈະເຮັດໄດ້, ເພາະວ່າພວກມັນຈະເພີ່ມ inductance. ໃນເວລາດຽວກັນ, ພະລັງງານແລະຫນ້າດິນຄວນຈະຫນາເທົ່າທີ່ເປັນໄປໄດ້ເພື່ອຫຼຸດຜ່ອນການຂັດຂວາງ.

5. ວາງບາງຊ່ອງຜ່ານທາງພື້ນດິນຢູ່ໃກ້ກັບຊ່ອງສັນຍານຂອງຊັ້ນສັນຍານເພື່ອໃຫ້ວົງແຫວນທີ່ໃກ້ທີ່ສຸດສໍາລັບສັນຍານ. ມັນເປັນໄປໄດ້ທີ່ຈະວາງຈໍານວນຂະຫນາດໃຫຍ່ຂອງດິນຊ້ໍາຊ້ອນຜ່ານກະດານ PCB. ແນ່ນອນ, ການອອກແບບຕ້ອງມີຄວາມຍືດຫຍຸ່ນ. ຮູບແບບຜ່ານທາງທີ່ສົນທະນາກ່ອນຫນ້ານີ້ແມ່ນກໍລະນີທີ່ມີ pads ໃນແຕ່ລະຊັ້ນ. ບາງຄັ້ງ, ພວກເຮົາສາມາດຫຼຸດຜ່ອນຫຼືແມ້ກະທັ້ງເອົາ pads ຂອງບາງຊັ້ນ. ໂດຍສະເພາະໃນເວລາທີ່ຄວາມຫນາແຫນ້ນຂອງ vias ແມ່ນສູງຫຼາຍ, ມັນອາດຈະນໍາໄປສູ່ການສ້າງຕັ້ງຂອງ groove ພັກຜ່ອນທີ່ແຍກ loop ໃນຊັ້ນທອງແດງ. ເພື່ອແກ້ໄຂບັນຫານີ້, ນອກເຫນືອຈາກການຍ້າຍຕໍາແຫນ່ງຂອງທາງຜ່ານ, ພວກເຮົາຍັງສາມາດພິຈາລະນາການວາງຜ່ານໃນຊັ້ນທອງແດງ. ຂະຫນາດ pad ແມ່ນຫຼຸດລົງ.