Šis raksts koncentrējas uz PCB dizaineri, kas izmanto IP, un, izmantojot topoloģijas plānošanas un maršrutēšanas rīkus, lai atbalstītu IP, ātri pabeidz visu PCB dizainu. Kā redzams 1. attēlā, projektēšanas inženiera pienākums ir iegūt IP, izvietojot nelielu skaitu nepieciešamo komponentu un plānojot kritiskos starpsavienojumu ceļus starp tiem. Kad IP ir iegūts, IP informāciju var sniegt PCB dizaineriem, kuri veic pārējo dizainu.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

1. attēls. Dizaina inženieri iegūst IP, PCB dizaineri turpina izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai atbalstītu IP, ātri pabeigtu visu PCB dizainu.

Tā vietā, lai izietu mijiedarbības un iterācijas procesu starp projektēšanas inženieriem un PCB dizaineriem, lai iegūtu pareizu dizaina nodomu, projektēšanas inženieri jau iegūst šo informāciju, un rezultāti ir diezgan precīzi, kas daudz palīdz PCB dizaineriem. Daudzos dizainos dizaina inženieri un PCB dizaineri veic interaktīvu izkārtojumu un elektroinstalāciju, kas patērē vērtīgu laiku abās pusēs. Vēsturiski interaktivitāte ir nepieciešama, taču laikietilpīga un neefektīva. Projektēšanas inženiera sākotnējais plāns var būt tikai manuāls zīmējums bez atbilstošiem komponentiem, kopnes platuma vai tapu izvades norādēm.

Lai gan inženieri, kas izmanto topoloģijas plānošanas metodes, var uztvert dažu komponentu izkārtojumu un savstarpējos savienojumus, kad projektēšanā iesaistās PCB dizaineri, projektēšanai var būt nepieciešams citu komponentu izkārtojums, citu IO un kopņu struktūru un visu starpsavienojumu uztveršana.

Lai panāktu optimālu izkārtojumu un mijiedarbības plānošanu, PCB dizaineriem ir jāpieņem topoloģijas plānošana un jāsadarbojas ar izkārtotiem un neapklātiem komponentiem, tādējādi uzlabojot PCB dizaina efektivitāti.

Pēc kritisko un augsta blīvuma zonu izkārtojuma un topoloģijas plānošanas iegūšanas izkārtojumu var pabeigt pirms galīgās topoloģijas plānošanas. Tāpēc dažiem topoloģijas ceļiem var nākties strādāt ar esošo izkārtojumu. Lai gan tie ir zemākas prioritātes, tie joprojām ir jāsavieno. Tādējādi daļa plānošanas tika izveidota ap sastāvdaļu izkārtojumu. Turklāt šim plānošanas līmenim var būt nepieciešama sīkāka informācija, lai piešķirtu vajadzīgo prioritāti citiem signāliem.

Detalizēta topoloģijas plānošana

2. attēlā parādīts detalizēts sastāvdaļu izkārtojums pēc to izkārtojuma. Autobusam kopumā ir 17 biti, un tiem ir diezgan labi organizēta signāla plūsma.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

2. attēls. Šo autobusu tīkla līnijas ir topoloģijas plānošanas un izkārtojuma rezultāts ar augstāku prioritāti.

Lai plānotu šo autobusu, PCB dizaineriem jāņem vērā esošie šķēršļi, slāņu projektēšanas noteikumi un citi svarīgi ierobežojumi. Paturot prātā šos nosacījumus, viņi iezīmēja autobusa topoloģijas ceļu, kā parādīts 3. attēlā.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

3. attēls. Plānotais autobuss.

3. attēlā detaļā “1” ir izvietotas komponenta tapas uz “sarkanā” augšējā slāņa, lai topoloģiskais ceļš, kas ved no detaļu tapām līdz detaļai “2”. Šai daļai izmantotais nekapsulētais laukums un tikai pirmais slānis ir identificēts kā kabeļu slānis. No dizaina viedokļa tas šķiet acīmredzami, un maršrutēšanas algoritms izmantos topoloģisko ceļu ar augšējo slāni, kas savienots ar sarkanu. Tomēr daži šķēršļi var nodrošināt algoritmu ar citām slāņu maršrutēšanas iespējām, pirms automātiski maršrutēt šo konkrēto kopni.

Tā kā autobuss pirmajā slānī ir sakārtots šaurās pēdās, dizainers sāk plānot pāreju uz trešo slāni 3. detaļā, ņemot vērā autobusa nobraukto attālumu pa visu PCB. Ņemiet vērā, ka šis topoloģiskais ceļš trešajā slānī ir platāks nekā augšējais slānis, jo ir nepieciešama papildu vieta, lai pielāgotos pretestībai. Turklāt dizains nosaka precīzu slāņa pārveidošanas vietu (17 caurumi).

Tā kā topoloģiskais ceļš seko 3. attēla labajai centrālajai daļai līdz detaļai “4”, no topoloģiskā ceļa savienojumiem un atsevišķu komponentu tapām ir jāizvelk daudzi viena bita T veida savienojumi. PCB dizainera izvēle ir saglabāt lielāko daļu savienojuma plūsmas 3. slānī un caur citiem slāņiem, lai savienotu komponentu tapas. Tāpēc viņi uzzīmēja topoloģijas apgabalu, lai norādītu savienojumu no galvenā saišķa uz 4. slāni (rozā krāsā), un lika šiem viena bita T veida kontaktiem izveidot savienojumu ar 2. slāni un pēc tam savienot ar ierīces tapām, izmantojot citus caurumus.

Topoloģiskie ceļi turpinās 3. līmenī, lai detalizēti norādītu “5”, lai savienotu aktīvās ierīces. Pēc tam šie savienojumi tiek savienoti no aktīvajām tapām uz nolaižamo rezistoru zem aktīvās ierīces. Dizaineris izmanto citu topoloģijas apgabalu, lai regulētu savienojumus no 3. slāņa līdz 1. slānim, kur komponentu tapas ir sadalītas aktīvajās ierīcēs un nolaižamajos rezistoros.

Šis detalizētās plānošanas līmenis aizņēma apmēram 30 sekundes. Kad šis plāns ir uztverts, PCB dizaineris var vēlēties nekavējoties novirzīt vai izveidot turpmākus topoloģijas plānus un pēc tam pabeigt visus topoloģijas plānus ar automātisku maršrutēšanu. Mazāk nekā 10 sekundes no plānošanas pabeigšanas līdz automātiskās elektroinstalācijas rezultātiem. Ātrumam nav īsti nozīmes, un patiesībā tā ir laika izšķiešana, ja tiek ignorēti dizainera nodomi un automātiskās elektroinstalācijas kvalitāte ir slikta. Sekojošās diagrammas parāda automātiskās elektroinstalācijas rezultātus.

Topoloģijas maršrutēšana

Sākot no kreisās augšējās malas, visi vadi no komponentu tapām atrodas uz 1. slāņa, kā norādījis dizainers, un saspiesti blīvā kopnes struktūrā, kā parādīts 1. attēlā “2” un “4”. Pāreja starp 1. un 3. līmeni notiek detalizēti “3” un izpaužas kā ļoti daudz vietas aizņemošs caurums. Atkal tiek ņemts vērā pretestības koeficients, tāpēc līnijas ir platākas un vairāk izvietotas, kā to attēlo faktiskais platuma ceļš.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

4. attēls. Maršrutēšanas rezultāti ar 1. un 3. topoloģiju.

Kā detalizēti parādīts “4” 5. attēlā, topoloģijas ceļš kļūst lielāks, jo ir jāizmanto caurumi, lai pielāgotos viena bita T veida savienojumiem. Šeit plāns atkal atspoguļo dizainera nodomu attiecībā uz šiem viena bita T tipa apmaiņas punktiem, vadiem no 3. līdz 4. slānim. Turklāt trešā slāņa pēdas ir ļoti saspringtas, lai gan tas nedaudz izplešas pie ievietošanas atveres, drīz pēc tam, kad tas ir pagājis, tas atkal saspringst.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

5. attēls. Maršrutēšanas rezultāts ar 4. detaļas topoloģiju.

6. attēlā parādīts automātiskās elektroinstalācijas rezultāts detaļā “5”. Aktīvajiem ierīču savienojumiem 3. slānī ir jāpārveido 1. slānis. Caurplūdes ir kārtīgi novietotas virs detaļu tapām, un 1. slāņa vads vispirms ir pievienots aktīvajai sastāvdaļai un pēc tam 1. slāņa nolaižamajam rezistoram.

Kā PCB dizaineri var izmantot topoloģijas plānošanas un elektroinstalācijas rīkus, lai ātri pabeigtu PCB dizainu

6. attēls. Maršrutēšanas rezultāts ar 5. detaļas topoloģiju.

Iepriekš minētā piemēra secinājums ir tāds, ka 17 biti ir detalizēti sadalīti četros dažādos ierīču veidos, kas atspoguļo dizainera nodomu slāņa un ceļa virzienam, ko var uztvert aptuveni 30 sekundēs. Tad var veikt augstas kvalitātes automātisko elektroinstalāciju, nepieciešamais laiks ir aptuveni 10 sekundes.

Paaugstinot abstrakcijas līmeni no elektroinstalācijas līdz topoloģijas plānošanai, kopējais savienojuma laiks tiek ievērojami samazināts, un dizaineriem ir patiešām skaidra izpratne par blīvumu un potenciālu pabeigt dizainu pirms starpsavienojuma sākuma, piemēram, kāpēc turpināt elektroinstalāciju šajā brīdī dizains? Kāpēc ne turpināt plānošanu un pievienot vadu aizmugurē? Kad tiks plānota pilna topoloģija? Ja tiek ņemts vērā iepriekš minētais piemērs, viena plāna iegūšanu var izmantot ar citu plānu, nevis ar 17 atsevišķiem tīkliem ar daudziem līniju segmentiem un daudziem caurumiem katrā tīklā, kas ir īpaši svarīgi, apsverot inženierijas izmaiņu rīkojumu (ECO) .

Inženierijas izmaiņu rīkojums (ECO)

Nākamajā piemērā FPGA tapas izvade ir nepilnīga. Projektēšanas inženieri ir informējuši PCB dizainerus par šo faktu, taču grafika dēļ viņiem pēc iespējas jāpaaugstina dizains pirms FPGA tapas izvades pabeigšanas.

Zināmas tapas izvades gadījumā PCB dizaineris sāk plānot FPGA telpu, un tajā pašā laikā dizainerim jāņem vērā citu ierīču vadi uz FPGA. IO bija plānots atrasties FPGA labajā pusē, bet tagad tas atrodas FPGA kreisajā pusē, kā rezultātā tapas izvade ir pilnīgi atšķirīga no sākotnējā plāna. Tā kā dizaineri strādā augstākā abstrakcijas līmenī, viņi var pielāgoties šīm izmaiņām, noņemot pieskaitāmās izmaksas par visu vadu pārvietošanu ap FPGA un aizstājot to ar topoloģijas ceļa izmaiņām.

Tomēr tas skar ne tikai FPGas; Šīs jaunās tapas izejas ietekmē arī vadus, kas nāk no saistītajām ierīcēm. Ceļa beigas arī pārvietojas, lai pielāgotos plakanā iekapsulētā svina ieejas ceļam; Pretējā gadījumā vītā pāra kabeļi tiks savīti, tērējot vērtīgu vietu uz augsta blīvuma PCB. Šo bitu pagriešanai ir nepieciešama papildu vieta vadiem un perforācijām, kas, iespējams, netiks izpildītas projektēšanas fāzes beigās. Ja grafiks būtu saspringts, nebūtu iespējams veikt šādus pielāgojumus visos šajos maršrutos. Lieta ir tāda, ka topoloģijas plānošana nodrošina augstāku abstrakcijas līmeni, tāpēc šo EKO ieviešana ir daudz vieglāka.

Automātiskais maršrutēšanas algoritms, kas seko dizainera nodomam, nosaka kvalitātes prioritāti, nevis kvantitātes prioritāti. Ja tiek konstatēta kvalitātes problēma, ir pareizi ļaut savienojumam neizdoties, nevis radīt sliktas kvalitātes vadu divu iemeslu dēļ. Pirmkārt, ir vieglāk savienot neveiksmīgu savienojumu, nekā sakopt šo vadu ar sliktiem rezultātiem un citām elektroinstalācijas darbībām, kas automatizē elektroinstalāciju. Otrkārt, tiek izpildīts dizainera nodoms, un dizainerim ir jānosaka savienojuma kvalitāte. Tomēr šīs idejas ir noderīgas tikai tad, ja neveiksmīgas elektroinstalācijas savienojumi ir salīdzinoši vienkārši un lokalizēti.

Labs piemērs ir kabeļa nespēja sasniegt 100% plānotos savienojumus. Tā vietā, lai upurētu kvalitāti, ļaujiet kādam plānojumam izgāzties, atstājot aiz sevis nesaistītu elektroinstalāciju. Visi vadi tiek novirzīti, plānojot topoloģiju, bet ne visi noved pie komponentu tapām. Tas nodrošina vietu neveiksmīgiem savienojumiem un nodrošina salīdzinoši vienkāršu savienojumu.

Šī raksta kopsavilkums

Topoloģijas plānošana ir rīks, kas darbojas ar digitālā signāla PCB projektēšanas procesu un ir viegli pieejams projektēšanas inženieriem, taču tam ir arī īpašas telpiskās, slāņu un savienojuma plūsmas iespējas sarežģītiem plānošanas apsvērumiem. PCB dizaineri var izmantot topoloģijas plānošanas rīku projektēšanas sākumā vai pēc tam, kad projektēšanas inženieris ir ieguvis savu IP, atkarībā no tā, kurš izmanto šo elastīgo rīku, lai vislabāk atbilstu viņu dizaina videi.

Topoloģijas kabeļi vienkārši ievēro dizainera plānu vai nodomu nodrošināt augstas kvalitātes kabeļu rezultātus. Topoloģijas plānošana, saskaroties ar ECO, darbojas daudz ātrāk nekā atsevišķi savienojumi, tādējādi ļaujot topoloģijas kabelim ātrāk pieņemt ECO, nodrošinot ātrus un precīzus rezultātus.