How to design the vias in high-speed PCBs to be reasonable?

Through the analysis of the parasitic characteristics of vias, we can see that in high-speed ПХБ-ийн design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

ipcb

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. ПХБ самбар дээрх дохионы ул мөрийн давхаргыг өөрчлөхгүй байхыг хичээгээрэй, өөрөөр хэлбэл шаардлагагүй дамжуулагчийг ашиглахгүй байхыг хичээгээрэй.

4. Хүчдэл ба газардуулгын шонгуудыг ойролцоо өрөмдөж, дамжуулагч ба голын хоорондох утас нь индукцийг ихэсгэх тул аль болох богино байх ёстой. Үүний зэрэгцээ цахилгаан болон газардуулгын утаснууд нь эсэргүүцлийг багасгахын тулд аль болох зузаан байх ёстой.

5. Дохионы хамгийн ойрын гогцоог хангахын тулд дохионы давхаргын дамжуулагчийн ойролцоо газардуулсан дамжуулагчийг байрлуул. ПХБ-ийн хавтан дээр олон тооны илүүдэл газардуулга байрлуулах боломжтой. Мэдээжийн хэрэг, загвар нь уян хатан байх ёстой. Өмнө нь авч үзсэн загвар нь давхарга бүр дээр дэвсгэртэй байх тохиолдол юм. Заримдаа бид зарим давхаргын дэвсгэрийг багасгаж эсвэл бүр арилгаж болно. Ялангуяа венийн нягт нь маш өндөр байвал зэсийн давхарга дахь гогцоог тусгаарлах завсарлагааны ховил үүсэхэд хүргэдэг. Энэ асуудлыг шийдэхийн тулд бид дамжуулагчийн байрлалыг хөдөлгөхөөс гадна зэсийн давхарга дээр дамжуулагчийг байрлуулах талаар бодож болно. Хавтангийн хэмжээ багассан.