I. परिचय

वर हस्तक्षेप दडपण्याचे मार्ग पीसीबी बोर्ड आहेत:

1. विभेदक मोड सिग्नल लूपचे क्षेत्र कमी करा.

2. उच्च वारंवारता आवाज परतावा कमी करा (फिल्टरिंग, अलगाव आणि जुळणी).

3. सामान्य मोड व्होल्टेज (ग्राउंडिंग डिझाइन) कमी करा. हाय-स्पीड PCB EMC डिझाइनची 47 तत्त्वे II. पीसीबी डिझाइन तत्त्वांचा सारांश

तत्त्व 1: PCB घड्याळाची वारंवारता 5MHZ पेक्षा जास्त आहे किंवा सिग्नल वाढण्याची वेळ 5ns पेक्षा कमी आहे, सामान्यत: मल्टी-लेयर बोर्ड डिझाइन वापरणे आवश्यक आहे.

कारण: मल्टी-लेयर बोर्ड डिझाइनचा अवलंब करून सिग्नल लूपचे क्षेत्र चांगले नियंत्रित केले जाऊ शकते.

तत्त्व 2: मल्टी-लेयर बोर्डसाठी, की वायरिंग लेयर्स (ज्या थरांमध्ये घड्याळाच्या रेषा, बसेस, इंटरफेस सिग्नल लाईन्स, रेडिओ फ्रिक्वेन्सी लाईन्स, रिसेट सिग्नल लाईन्स, चिप सिलेक्ट सिग्नल लाईन्स आणि विविध कंट्रोल सिग्नल लाईन्स असतात) शेजारी असायला हवे. संपूर्ण जमिनीवर. शक्यतो दोन ग्राउंड प्लेन दरम्यान.

कारण: मुख्य सिग्नल लाईन्स सामान्यतः मजबूत रेडिएशन किंवा अत्यंत संवेदनशील सिग्नल लाइन्स असतात. ग्राउंड प्लेनच्या जवळ वायरिंग केल्याने सिग्नल लूप क्षेत्र कमी होऊ शकते, रेडिएशनची तीव्रता कमी होते किंवा हस्तक्षेप विरोधी क्षमता सुधारते.

तत्त्व 3: सिंगल-लेयर बोर्डसाठी, की सिग्नल लाईन्सच्या दोन्ही बाजू जमिनीने झाकल्या पाहिजेत.

कारण: की सिग्नल दोन्ही बाजूंनी जमिनीने झाकलेले आहे, एकीकडे, ते सिग्नल लूपचे क्षेत्र कमी करू शकते आणि दुसरीकडे, ते सिग्नल लाइन आणि इतर सिग्नल लाइन्समधील क्रॉसस्टॉकला प्रतिबंध करू शकते.

तत्त्व 4: डबल-लेयर बोर्डसाठी, की सिग्नल लाइनच्या प्रोजेक्शन प्लेनवर किंवा एकल-बाजूच्या बोर्ड प्रमाणेच जमिनीचा एक मोठा भाग घातला पाहिजे.

कारण: मल्टीलेयर बोर्डचा की सिग्नल ग्राउंड प्लेनच्या जवळ आहे त्याप्रमाणेच.

तत्त्व 5: मल्टीलेयर बोर्डमध्ये, पॉवर प्लेन त्याच्या जवळच्या ग्राउंड प्लेनच्या सापेक्ष 5H-20H ने मागे घेतले पाहिजे (एच हे पॉवर सप्लाय आणि ग्राउंड प्लेनमधील अंतर आहे).

कारण: पॉवर प्लेनचे रिटर्न ग्राउंड प्लेनशी संबंधित इंडेंटेशन एज रेडिएशन समस्या प्रभावीपणे दाबू शकते.

तत्त्व 6: वायरिंग लेयरचे प्रोजेक्शन प्लेन रिफ्लो प्लेन लेयरच्या क्षेत्रामध्ये असावे.

कारण: जर वायरिंग लेयर रिफ्लो प्लेन लेयरच्या प्रोजेक्शन एरियामध्ये नसेल, तर ते एज रेडिएशन समस्या निर्माण करेल आणि सिग्नल लूप एरिया वाढवेल, परिणामी डिफरेंशियल मोड रेडिएशन वाढेल.

तत्त्व 7: मल्टी-लेयर बोर्डमध्ये, सिंगल बोर्डच्या TOP आणि BOTTOM लेयर्सवर 50MHZ पेक्षा मोठ्या सिग्नल लाइन नसल्या पाहिजेत. कारण: अंतराळातील रेडिएशन दाबण्यासाठी दोन समतल स्तरांमधील उच्च-फ्रिक्वेंसी सिग्नलवर चालणे चांगले.

तत्त्व 8: 50MHz पेक्षा जास्त बोर्ड-लेव्हल ऑपरेटिंग फ्रिक्वेन्सी असलेल्या सिंगल बोर्डसाठी, जर दुसरा लेयर आणि पेनल्टीमेट लेयर वायरिंग लेयर असतील, तर टॉप आणि बूटम लेयर ग्राउंडेड कॉपर फॉइलने झाकले पाहिजेत.

कारण: अंतराळातील रेडिएशन दाबण्यासाठी दोन समतल स्तरांमधील उच्च-फ्रिक्वेंसी सिग्नलवर चालणे चांगले.

तत्त्व 9: मल्टीलेअर बोर्डमध्ये, सिंगल बोर्डचे मुख्य कार्यरत पॉवर प्लेन (सर्वात जास्त वापरले जाणारे पॉवर प्लेन) त्याच्या ग्राउंड प्लेनच्या अगदी जवळ असले पाहिजे.

कारण: समीप पॉवर प्लेन आणि ग्राउंड प्लेन पॉवर सर्किटचे लूप क्षेत्र प्रभावीपणे कमी करू शकतात.

तत्त्व 10: सिंगल-लेयर बोर्डमध्ये, पॉवर ट्रेसच्या पुढे आणि समांतर एक ग्राउंड वायर असणे आवश्यक आहे.

कारण: वीज पुरवठा करंट लूपचे क्षेत्र कमी करा.

तत्त्व 11: डबल-लेयर बोर्डमध्ये, पॉवर ट्रेसच्या पुढे आणि समांतर एक ग्राउंड वायर असणे आवश्यक आहे.

कारण: वीज पुरवठा करंट लूपचे क्षेत्र कमी करा.

तत्त्व 12: स्तरित डिझाइनमध्ये, समीप वायरिंग स्तर टाळण्याचा प्रयत्न करा. वायरिंगचे थर एकमेकांना लागून असणे अपरिहार्य असल्यास, दोन वायरिंग लेयर्समधील लेयर स्पेसिंग योग्यरित्या वाढवले ​​पाहिजे आणि वायरिंग लेयर आणि त्याचे सिग्नल सर्किट यांच्यातील लेयर स्पेसिंग कमी केले पाहिजे.

कारण: समीप वायरिंग स्तरांवरील समांतर सिग्नल ट्रेसमुळे सिग्नल क्रॉसस्टॉक होऊ शकतो.

तत्त्व 13: समीप समतल स्तरांनी त्यांच्या प्रोजेक्शन प्लेनचे ओव्हरलॅपिंग टाळले पाहिजे.

कारण: जेव्हा प्रक्षेपण ओव्हरलॅप होतात, तेव्हा स्तरांमधील कपलिंग कॅपेसिटन्समुळे थरांमधील आवाज एकमेकांशी जोडला जातो.

तत्त्व 14: PCB लेआउट डिझाइन करताना, सिग्नल प्रवाहाच्या दिशेने सरळ रेषेत ठेवण्याच्या डिझाइन तत्त्वाचे पूर्णपणे निरीक्षण करा आणि मागे-पुढे पळवाट टाळण्याचा प्रयत्न करा.

कारण: थेट सिग्नल कपलिंग टाळा आणि सिग्नलच्या गुणवत्तेवर परिणाम करा.

तत्त्व 15: जेव्हा एकाच पीसीबीवर अनेक मॉड्यूल सर्किट्स ठेवल्या जातात तेव्हा डिजिटल सर्किट्स आणि अॅनालॉग सर्किट्स आणि हाय-स्पीड आणि लो-स्पीड सर्किट्स स्वतंत्रपणे मांडले जावेत.

कारण: डिजिटल सर्किट्स, अॅनालॉग सर्किट्स, हाय-स्पीड सर्किट्स आणि लो-स्पीड सर्किट्समधील परस्पर हस्तक्षेप टाळा.

तत्त्व 16: जेव्हा सर्किट बोर्डवर एकाच वेळी उच्च, मध्यम आणि कमी-स्पीड सर्किट असतात, तेव्हा हाय-स्पीड आणि मध्यम-स्पीड सर्किट्सचे अनुसरण करा आणि इंटरफेसपासून दूर रहा.

कारण: इंटरफेसद्वारे बाहेरील बाजूस रेडिएट होण्यापासून उच्च-फ्रिक्वेंसी सर्किट आवाज टाळा.

तत्त्व 17: ऊर्जा संचयन आणि उच्च-फ्रिक्वेंसी फिल्टर कॅपेसिटर युनिट सर्किट्स किंवा मोठ्या वर्तमान बदलांसह (जसे की वीज पुरवठा मॉड्यूल्स: इनपुट आणि आउटपुट टर्मिनल्स, पंखे आणि रिले) असलेल्या उपकरणांजवळ ठेवावेत.

कारण: एनर्जी स्टोरेज कॅपेसिटरचे अस्तित्व मोठ्या वर्तमान लूपचे लूप क्षेत्र कमी करू शकते.

तत्त्व 18: सर्किट बोर्डच्या पॉवर इनपुट पोर्टचे फिल्टर सर्किट इंटरफेसच्या जवळ ठेवले पाहिजे. कारण: फिल्टर केलेली ओळ पुन्हा जोडण्यापासून रोखण्यासाठी.

तत्त्व 19: PCB वर, इंटरफेस सर्किटचे फिल्टरिंग, संरक्षण आणि अलगाव घटक इंटरफेसच्या जवळ ठेवावेत.

कारण: हे संरक्षण, फिल्टरिंग आणि अलगावचे परिणाम प्रभावीपणे साध्य करू शकते.

तत्त्व 20: इंटरफेसमध्ये फिल्टर आणि संरक्षण सर्किट दोन्ही असल्यास, प्रथम संरक्षण आणि नंतर फिल्टरिंग या तत्त्वाचे पालन केले पाहिजे.

कारण: संरक्षण सर्किट बाह्य ओव्हरव्होल्टेज आणि ओव्हरकरंट दाबण्यासाठी वापरले जाते. फिल्टर सर्किटनंतर संरक्षण सर्किट ठेवल्यास, फिल्टर सर्किट ओव्हरव्होल्टेज आणि ओव्हरकरंटमुळे खराब होईल.