व्हिअसच्या परजीवी वैशिष्ट्यांच्या विश्लेषणाद्वारे, आपण हे पाहू शकतो की हाय-स्पीडमध्ये पीसीबी डिझाईन, वरवर साधे वाटणारे विया अनेकदा सर्किट डिझाइनवर मोठे नकारात्मक प्रभाव आणतात. वियासच्या परजीवी प्रभावामुळे होणारे प्रतिकूल परिणाम कमी करण्यासाठी, डिझाइनमध्ये खालील गोष्टी केल्या जाऊ शकतात:

1. किंमत आणि सिग्नल गुणवत्ता लक्षात घेऊन, आकाराद्वारे वाजवी आकार निवडा. उदाहरणार्थ, 6-10 लेयर मेमरी मॉड्यूल पीसीबी डिझाइनसाठी, 10/20Mil (ड्रिल्ड/पॅड) वायस वापरणे चांगले आहे. काही उच्च-घनतेच्या लहान-आकाराच्या बोर्डसाठी, आपण 8/18Mil वापरण्याचा प्रयत्न देखील करू शकता. छिद्र सध्याच्या तांत्रिक परिस्थितीत, लहान मार्ग वापरणे कठीण आहे. पॉवर किंवा ग्राउंड व्हियाससाठी, तुम्ही प्रतिबाधा कमी करण्यासाठी मोठा आकार वापरण्याचा विचार करू शकता.

2. वर चर्चा केलेल्या दोन सूत्रांवरून असा निष्कर्ष काढला जाऊ शकतो की एक पातळ पीसीबी वापरणे फायदेशीर आहे via चे दोन परजीवी पॅरामीटर्स कमी करण्यासाठी.

3. पीसीबी बोर्डवरील सिग्नल ट्रेसचे स्तर न बदलण्याचा प्रयत्न करा, म्हणजेच, अनावश्यक मार्गांचा वापर न करण्याचा प्रयत्न करा.

4. पॉवर आणि ग्राउंड पिन जवळच ड्रिल केल्या पाहिजेत, आणि व्हिया आणि पिनमधील लीड शक्य तितक्या लहान असावी, कारण ते इंडक्टन्स वाढवतील. त्याच वेळी, प्रतिबाधा कमी करण्यासाठी पॉवर आणि ग्राउंड लीड्स शक्य तितक्या जाड असावेत.

5. सिग्नलसाठी सर्वात जवळचा लूप प्रदान करण्यासाठी सिग्नल लेयरच्या व्हियाजवळ काही ग्राउंड केलेले मार्ग ठेवा. पीसीबी बोर्डवर मोठ्या प्रमाणात रिडंडंट ग्राउंड व्हिया ठेवणे देखील शक्य आहे. अर्थात, डिझाइन लवचिक असणे आवश्यक आहे. आधी चर्चा केलेले via मॉडेल हे प्रकरण आहे जेथे प्रत्येक लेयरवर पॅड असतात. काहीवेळा, आम्ही काही थरांचे पॅड कमी करू शकतो किंवा काढू शकतो. विशेषत: जेव्हा वायसची घनता खूप जास्त असते, तेव्हा ते तांब्याच्या थरातील लूप वेगळे करणारे ब्रेक ग्रूव्ह तयार करू शकतात. या समस्येचे निराकरण करण्यासाठी, मार्गाची स्थिती हलविण्याव्यतिरिक्त, आम्ही तांब्याच्या थरावर via ठेवण्याचा विचार करू शकतो. पॅडचा आकार कमी केला आहे.