site logo

कोणत्याही थरातील छिद्रांमधून तांत्रिक वैशिष्ट्ये आणि डिझाइन आव्हाने

अलिकडच्या वर्षांत, काही उच्च-अंत उपभोक्ता इलेक्ट्रॉनिक उत्पादनांच्या लघुरणीकरणाच्या गरजा पूर्ण करण्यासाठी, चिप एकत्रीकरण उच्च आणि उच्च होत आहे, बीजीए पिन अंतर जवळ आणि जवळ येत आहे (0.4 पिचपेक्षा कमी किंवा समान), पीसीबी लेआउट अधिकाधिक कॉम्पॅक्ट होत आहे आणि रूटिंगची घनता मोठी आणि मोठी होत आहे. सिग्नल अखंडतेसारख्या कामगिरीवर परिणाम न करता डिझाइन थ्रूपुट सुधारण्यासाठी एनीलेयर (अनियंत्रित ऑर्डर) तंत्रज्ञान लागू केले जाते, हे ALIVH कोणत्याही लेयर IVH स्ट्रक्चर मल्टीलेअर प्रिंटेड वायरिंग बोर्ड आहे.
छिद्रातून कोणत्याही लेयरची तांत्रिक वैशिष्ट्ये
एचडीआय तंत्रज्ञानाच्या वैशिष्ट्यांशी तुलना करता, एएलआयव्हीएचचा फायदा असा आहे की डिझाइनची स्वातंत्र्य मोठ्या प्रमाणात वाढली आहे आणि स्तरांच्या दरम्यान छिद्र मुक्तपणे ठोठावले जाऊ शकतात, जे एचडीआय तंत्रज्ञानाद्वारे साध्य केले जाऊ शकत नाही. साधारणपणे, घरगुती उत्पादक एक जटिल रचना साध्य करतात, म्हणजेच, HDI ची डिझाइन मर्यादा ही तिसऱ्या क्रमांकाची HDI बोर्ड आहे. कारण HDI पूर्णपणे लेसर ड्रिलिंगचा अवलंब करत नाही आणि आतील थरात दफन केलेले छिद्र यांत्रिक छिद्रे स्वीकारते, भोक डिस्कची आवश्यकता लेसर छिद्रांपेक्षा खूप मोठी असते आणि यांत्रिक छिद्र पासिंग लेयरवर जागा व्यापतात. म्हणूनच, सर्वसाधारणपणे, ALIVH तंत्रज्ञानाच्या अनियंत्रित ड्रिलिंगच्या तुलनेत, आतील कोर प्लेटचा छिद्र व्यास 0.2 मिमी मायक्रोपोरस देखील वापरू शकतो, जो अजूनही एक मोठा अंतर आहे. म्हणूनच, ALIVH बोर्डची वायरिंग स्पेस कदाचित HDI पेक्षा खूप जास्त आहे. त्याच वेळी, ALIVH ची किंमत आणि प्रक्रियेची अडचण देखील HDI प्रक्रियेपेक्षा जास्त आहे. आकृती 3 मध्ये दाखवल्याप्रमाणे, हे ALIVH चे एक योजनाबद्ध आकृती आहे.
कोणत्याही थरातील विअसची आव्हाने डिझाइन करा
तंत्रज्ञानाद्वारे अनियंत्रित थर डिझाइन पद्धतीद्वारे पारंपारिक पूर्णपणे विस्कळीत करतो. जर तुम्हाला अजूनही वेगवेगळ्या स्तरांमध्ये विअस सेट करण्याची आवश्यकता असेल तर ते व्यवस्थापनाची अडचण वाढवेल. डिझाइन टूलमध्ये बुद्धिमान ड्रिलिंगची क्षमता असणे आवश्यक आहे, आणि ते एकत्र केले जाऊ शकते आणि इच्छेनुसार विभाजित केले जाऊ शकते.
कॅडेन्स वायरिंग रिप्लेसमेंट पद्धतीला वायरिंग रिप्लेसमेंट मेथडमध्ये जोडते पारंपारिक वायरिंग पद्धतीवर आधारित वायर रिप्लेसमेंट लेयरवर आधारित, आकृती 4 मध्ये दाखवल्याप्रमाणे: तुम्ही वर्किंग लेयर पॅनेलमध्ये लूप लाईन करू शकणारा लेयर तपासू शकता आणि नंतर डबल-क्लिक करा वायर बदलण्यासाठी कोणताही थर निवडण्यासाठी छिद्र.
ALIVH डिझाइन आणि प्लेट बनवण्याचे उदाहरण:
10 मजली ELIC डिझाइन
OMAP4 प्लॅटफॉर्म
दफन प्रतिरोध, दफन क्षमता आणि एम्बेडेड घटक
इंटरनेट आणि सोशल नेटवर्क्समध्ये हाय-स्पीड अॅक्सेससाठी हँडहेल्ड डिव्हाइसेसचे उच्च एकत्रीकरण आणि लघुकरण आवश्यक आहे. सध्या 4-एन -4 एचडीआय तंत्रज्ञानावर अवलंबून आहे. तथापि, नवीन तंत्रज्ञानाच्या पुढील पिढीसाठी उच्च परस्परसंबंधित घनता प्राप्त करण्यासाठी, या क्षेत्रात, निष्क्रिय किंवा अगदी सक्रिय भाग पीसीबी आणि सब्सट्रेटमध्ये एम्बेड करणे वरील आवश्यकता पूर्ण करू शकते. जेव्हा आपण मोबाईल फोन, डिजिटल कॅमेरे आणि इतर ग्राहक इलेक्ट्रॉनिक उत्पादने डिझाइन करता, तेव्हा पीसीबी आणि सब्सट्रेटमध्ये निष्क्रिय आणि सक्रिय भाग कसे एम्बेड करावे याचा विचार करणे ही सध्याची डिझाइन निवड आहे. ही पद्धत थोडी वेगळी असू शकते कारण तुम्ही वेगवेगळे पुरवठादार वापरता. एम्बेडेड भागांचा आणखी एक फायदा म्हणजे तंत्रज्ञान तथाकथित रिव्हर्स डिझाइन विरूद्ध बौद्धिक संपदा संरक्षण प्रदान करते. एलेग्रो पीसीबी संपादक औद्योगिक उपाय प्रदान करू शकतो. अॅलेग्रो पीसीबी संपादक एचडीआय बोर्ड, लवचिक बोर्ड आणि एम्बेडेड भागांसह अधिक जवळून कार्य करू शकतो. एम्बेडेड भागांची रचना पूर्ण करण्यासाठी आपण योग्य मापदंड आणि मर्यादा मिळवू शकता. एम्बेडेड उपकरणांची रचना केवळ एसएमटीची प्रक्रिया सुलभ करू शकत नाही तर उत्पादनांची स्वच्छता देखील मोठ्या प्रमाणात सुधारते.
दफन प्रतिरोध आणि क्षमता डिझाइन
दफन प्रतिकार, ज्याला दफन प्रतिरोध किंवा फिल्म रेझिस्टन्स असेही म्हणतात, इन्सुलेटिंग सब्सट्रेटवर विशेष प्रतिकार सामग्री दाबणे, नंतर मुद्रण, कोरीव काम आणि इतर प्रक्रियेद्वारे आवश्यक प्रतिरोध मूल्य प्राप्त करणे आणि नंतर इतर पीसीबी स्तरांसह एकत्र दाबा विमान प्रतिकार स्तर. पीटीएफई दफन प्रतिरोध मल्टीलेअर प्रिंटेड बोर्डचे सामान्य उत्पादन तंत्रज्ञान आवश्यक प्रतिकार प्राप्त करू शकते.
दफन केलेले कॅपेसिटन्स उच्च कॅपेसिटन्स घनतेसह सामग्रीचा वापर करते आणि पॉवर सप्लाय सिस्टीमच्या डीकॉप्लिंग आणि फिल्टरिंगची भूमिका बजावण्यासाठी मोठ्या प्रमाणात इंटर प्लेट कॅपेसिटन्स तयार करण्यासाठी स्तरांमधील अंतर कमी करते आणि बोर्डवर आवश्यक असणारी स्वतंत्र क्षमता कमी करण्यासाठी आणि अधिक उच्च-वारंवारता फिल्टरिंग वैशिष्ट्ये प्राप्त करा. कारण दफन केलेल्या कॅपेसिटन्सचा परजीवी प्रेरण खूपच लहान आहे, त्याचा अनुनाद वारंवारता बिंदू सामान्य कॅपेसिटन्स किंवा कमी ईएसएल कॅपेसिटन्सपेक्षा चांगला असेल.
प्रक्रिया आणि तंत्रज्ञानाची परिपक्वता आणि वीजपुरवठा यंत्रणेसाठी हाय-स्पीड डिझाईनची गरज यामुळे, दफन क्षमता तंत्रज्ञान अधिकाधिक लागू केले जाते. दफन क्षमता तंत्रज्ञानाचा वापर करून, आम्हाला प्रथम फ्लॅट प्लेट कॅपेसिटन्सच्या आकाराची गणना करावी लागेल आकृती 6 फ्लॅट प्लेट कॅपेसिटन्स गणना सूत्र
पैकी:
सी म्हणजे दफन केलेल्या कॅपेसिटन्सची क्षमता (प्लेट कॅपेसिटन्स)
A सपाट प्लेट्सचे क्षेत्र आहे. बहुतेक डिझाईन्समध्ये, जेव्हा रचना निश्चित केली जाते तेव्हा सपाट प्लेट्स दरम्यान क्षेत्र वाढवणे कठीण असते
डी_के प्लेट्स दरम्यानच्या माध्यमाचा डायलेक्ट्रिक कॉन्स्टंट आहे आणि प्लेट्समधील कॅपेसिटन्स डायलेक्ट्रिक कॉन्स्टंटच्या थेट प्रमाणात आहे
के म्हणजे व्हॅक्यूम परमिटिव्हिटी, ज्याला व्हॅक्यूम परमिटिव्हिटी असेही म्हणतात. हे 8.854 187 818 × 10-12 farad / M (F / M) मूल्यासह एक भौतिक स्थिरांक आहे;
एच ही विमानांमधील जाडी आहे आणि प्लेट्समधील कॅपेसिटन्स जाडीच्या उलट प्रमाणात आहे. म्हणूनच, जर आपल्याला मोठे कॅपेसिटन्स मिळवायचे असेल तर आपल्याला इंटरलेअरची जाडी कमी करणे आवश्यक आहे. 3 एम सी-प्लाय दफन कॅपेसिटन्स मटेरियल 0.56mil ची इंटरलेयर डायलेक्ट्रिक जाडी प्राप्त करू शकते आणि 16 च्या डायलेक्ट्रिक कॉन्स्टंट प्लेट्समधील कॅपेसिटन्स मोठ्या प्रमाणात वाढवते.
गणना केल्यानंतर, 3 एम सी-प्लाय दफन केलेली कॅपेसिटन्स सामग्री 6.42 एनएफ प्रति चौरस इंच अंतर प्लेट क्षमता प्राप्त करू शकते.
त्याच वेळी, पीडीएनच्या लक्ष्यित प्रतिबाधाचे अनुकरण करण्यासाठी पीआय सिम्युलेशन टूल वापरणे देखील आवश्यक आहे, जेणेकरून सिंगल बोर्डची कॅपेसिटन्स डिझाइन योजना निश्चित करणे आणि दफन केलेल्या कॅपेसिटन्स आणि स्वतंत्र कॅपेसिटन्सची अनावश्यक रचना टाळणे. आकृती 7 दफन केलेल्या क्षमतेच्या डिझाइनचे पीआय सिम्युलेशन परिणाम दर्शवते, केवळ स्वतंत्र कॅपेसिटन्सचा प्रभाव न जोडता इंटर बोर्ड कॅपेसिटन्सचा प्रभाव लक्षात घेऊन. हे पाहिले जाऊ शकते की केवळ दफन क्षमता वाढवून, संपूर्ण पॉवर प्रतिबाधा वक्रची कार्यक्षमता मोठ्या प्रमाणात सुधारली गेली आहे, विशेषत: 500MHz च्या वर, जो एक फ्रिक्वेन्सी बँड आहे ज्यामध्ये बोर्ड स्तरीय स्वतंत्र फिल्टर कॅपेसिटर काम करणे कठीण आहे. बोर्ड कॅपेसिटर प्रभावीपणे वीज प्रतिबाधा कमी करू शकतो.