Ciri teknikal dan cabaran reka bentuk melalui lubang di lapisan mana pun

Dalam beberapa tahun kebelakangan ini, untuk memenuhi keperluan miniaturisasi beberapa produk elektronik pengguna kelas atas, integrasi cip semakin tinggi dan semakin tinggi, jarak pin BGA semakin dekat dan dekat (kurang dari atau sama dengan 0.4pitch), Susun atur PCB menjadi semakin padat, dan kepadatan perutean menjadi lebih besar dan lebih besar. Teknologi Anylayer (perintah sewenang-wenangnya) digunakan untuk meningkatkan throughput reka bentuk tanpa mempengaruhi prestasi seperti integriti isyarat, Ini adalah papan pendawaian bercetak multilayer ALIVH mana-mana lapisan IVH.
Ciri teknikal lapisan apa pun melalui lubang
Dibandingkan dengan ciri-ciri teknologi HDI, kelebihan ALIVH adalah bahawa kebebasan reka bentuk sangat meningkat dan lubang dapat ditebuk secara bebas di antara lapisan, yang tidak dapat dicapai oleh teknologi HDI. Secara amnya, pengeluar domestik mencapai struktur yang kompleks, iaitu had reka bentuk HDI adalah papan HDI pesanan ketiga. Kerana HDI tidak sepenuhnya menggunakan penggerudian laser, dan lubang yang terkubur di lapisan dalam mengadopsi lubang mekanikal, keperluan cakera lubang jauh lebih besar daripada lubang laser, dan lubang mekanik menempati ruang pada lapisan yang lewat. Oleh itu, secara umum, dibandingkan dengan penggerudian sewenang-wenangnya teknologi ALIVH, diameter liang plat inti dalaman juga dapat menggunakan mikropori 0.2mm, yang masih merupakan jurang besar. Oleh itu, ruang pendawaian papan ALIVH mungkin jauh lebih tinggi daripada HDI. Pada masa yang sama, kos dan kesukaran memproses ALIVH juga lebih tinggi daripada proses HDI. Seperti yang ditunjukkan dalam Rajah 3, ini adalah gambarajah skema ALIVH.
Reka bentuk cabaran vias di mana-mana lapisan
Lapisan sewenang-wenang melalui teknologi sepenuhnya mengubah kaedah reka bentuk tradisional. Sekiranya anda masih perlu menetapkan vias dalam lapisan yang berlainan, ini akan meningkatkan kesukaran pengurusan. Alat reka bentuk perlu mempunyai kemampuan penggerudian pintar, dan dapat digabungkan dan dipecah sesuka hati.
Cadence menambahkan kaedah penggantian pendawaian berdasarkan lapisan kerja ke kaedah pendawaian tradisional berdasarkan lapisan penggantian wayar, seperti yang ditunjukkan pada Gambar 4: anda dapat memeriksa lapisan yang dapat menjalankan garis gelung pada panel lapisan kerja, dan kemudian klik dua kali pada lubang untuk memilih sebarang lapisan untuk penggantian wayar.
Contoh reka bentuk dan pembuatan plat ALIVH:
Reka bentuk ELIC 10 tingkat
Platform OMAP4
Rintangan terkubur, kapasiti terkubur dan komponen tertanam
Integrasi tinggi dan miniaturisasi peranti genggam diperlukan untuk akses berkelajuan tinggi ke Internet dan rangkaian sosial. Kini bergantung pada teknologi HDI 4-n-4. Walau bagaimanapun, untuk mencapai kepadatan interkoneksi yang lebih tinggi untuk generasi baru teknologi baru, dalam bidang ini, memasukkan bahagian pasif atau bahkan aktif ke dalam PCB dan substrat dapat memenuhi syarat di atas. Apabila anda merancang telefon bimbit, kamera digital dan produk elektronik pengguna lain, adalah pilihan reka bentuk semasa untuk mempertimbangkan bagaimana memasukkan bahagian pasif dan aktif ke dalam PCB dan substrat. Kaedah ini mungkin sedikit berbeza kerana anda menggunakan pembekal yang berbeza. Kelebihan lain dari bahagian tertanam adalah bahawa teknologi memberikan perlindungan harta intelek terhadap reka bentuk terbalik yang disebut. Editor PCB Allegro dapat memberikan penyelesaian industri. Editor PCB Allegro juga dapat berfungsi dengan lebih dekat dengan papan HDI, papan fleksibel dan bahagian tertanam. Anda boleh mendapatkan parameter dan batasan yang betul untuk menyelesaikan reka bentuk bahagian tertanam. Reka bentuk peranti tertanam bukan sahaja dapat mempermudah proses SMT, tetapi juga meningkatkan kebersihan produk.
Reka bentuk rintangan dan kapasiti yang terkubur
Rintangan terkubur, juga dikenali sebagai rintangan terkubur atau rintangan filem, adalah dengan menekan bahan rintangan khas pada substrat penebat, kemudian memperoleh nilai rintangan yang diperlukan melalui pencetakan, pengukiran dan proses lain, dan kemudian tekan bersama-sama dengan lapisan PCB lain untuk membentuk lapisan ketahanan satah. Teknologi pembuatan biasa papan cetak multilayer ketahanan terkubur PTFE dapat mencapai ketahanan yang diperlukan.
Kapasitansi yang terkubur menggunakan bahan dengan ketumpatan kapasitansi yang tinggi dan mengurangkan jarak antara lapisan untuk membentuk kapasitansi plat antar yang cukup besar untuk memainkan peranan mencabut dan menyaring sistem bekalan kuasa, sehingga dapat mengurangkan kapasitansi diskrit yang diperlukan di papan dan mencapai ciri penapisan frekuensi tinggi yang lebih baik. Oleh kerana induktansi parasit kapasitansi terkubur sangat kecil, titik frekuensi resonannya akan lebih baik daripada kapasitansi biasa atau kapasitans ESL rendah.
Oleh kerana kematangan proses dan teknologi dan keperluan reka bentuk berkelajuan tinggi untuk sistem bekalan kuasa, teknologi kapasiti terkubur diterapkan semakin banyak. Dengan menggunakan teknologi kapasiti terkubur, pertama kita harus mengira ukuran kapasitans plat rata Rajah 6 formula pengiraan kapasitansi plat rata
Yang mana:
C adalah kapasitansi kapasitansi terkubur (kapasitans plat)
A adalah luas pinggan rata. Dalam kebanyakan reka bentuk, sukar untuk meningkatkan luas antara plat rata apabila struktur ditentukan
D_ K ialah pemalar dielektrik medium antara plat, dan kapasitansi antara plat berkadar terus dengan pemalar dielektrik
K adalah permitiviti vakum, juga dikenali sebagai permitiviti vakum. Ia adalah pemalar fizikal dengan nilai 8.854 187 818 × 10-12 farad / M (F / M);
H adalah ketebalan antara satah, dan kapasitansi antara plat berbanding terbalik dengan ketebalan. Oleh itu, jika kita ingin memperoleh kapasitansi yang besar, kita perlu mengurangkan ketebalan antara lapisan. Bahan kapasitansi terkubur 3M dapat mencapai ketebalan dielektrik antara lapisan 0.56 juta, dan pemalar dielektrik 16 sangat meningkatkan kapasitansi antara plat.
Selepas pengiraan, bahan kapasitansi terkubur 3M dapat mencapai kapasiti plat antara 6.42nf per inci persegi.
Pada masa yang sama, juga diperlukan untuk menggunakan alat simulasi PI untuk mensimulasikan impedansi sasaran PDN, untuk menentukan skema reka bentuk kapasitansi papan tunggal dan menghindari reka bentuk kapasitansi terkubur dan kapasitansi diskrit yang berlebihan. Gambar 7 menunjukkan hasil simulasi PI reka bentuk kapasiti terkubur, hanya mempertimbangkan kesan kapasitansi antara papan tanpa menambahkan kesan kapasitansi diskrit. Ini dapat dilihat bahawa hanya dengan meningkatkan kapasiti terkubur, prestasi keseluruhan kurva impedans daya telah bertambah baik, terutama di atas 500MHz, yang merupakan jalur frekuensi di mana kapasitor penapis diskrit tahap papan sukar berfungsi. Kapasitor papan dapat mengurangkan impedans kuasa dengan berkesan.