Bagaimana untuk mengelakkan kesan saluran penghantaran di PCB berkelajuan tinggi reka bentuk

1. Kaedah untuk menekan gangguan elektromagnetik

Penyelesaian yang baik untuk masalah integriti isyarat akan meningkatkan keserasian elektromagnetik (EMC) papan PCB. One of the most important is to ensure that the PCB board has good grounding. Lapisan isyarat dengan lapisan tanah adalah kaedah yang sangat berkesan untuk reka bentuk yang kompleks. Di samping itu, meminimumkan ketumpatan isyarat lapisan terluar papan litar juga merupakan kaedah yang baik untuk mengurangkan sinaran elektromagnetik. Kaedah ini dapat dicapai dengan menggunakan desain PCB “build-up” teknologi “area permukaan”. Lapisan luas permukaan dicapai dengan menambahkan gabungan lapisan penebat nipis dan mikropori yang digunakan untuk menembusi lapisan ini pada PCB proses umum. Rintangan dan kapasitansi dapat dikuburkan di bawah permukaan, dan kepadatan linier per unit luas hampir dua kali ganda, sehingga mengurangkan jumlah PCB. Pengurangan kawasan PCB mempunyai kesan besar terhadap topologi routing, yang bermaksud bahawa loop semasa dikurangkan, panjang routing cabang dikurangkan, dan radiasi elektromagnetik kira-kira sebanding dengan luas loop semasa; At the same time, the small size characteristics mean that high-density pin packages can be used, which in turn reduces the length of the wire, thus reducing the current loop and improving emc characteristics.

2. Strictly control the cable lengths of key network cables

If the design has a high speed jump edge, the transmission line effect on the PCB must be considered. Cip litar bersepadu cepat dengan kadar jam yang tinggi yang biasa digunakan pada masa ini malah lebih bermasalah. Terdapat beberapa prinsip asas untuk menyelesaikan masalah ini: jika litar CMOS atau TTL digunakan untuk reka bentuk, frekuensi operasi kurang dari 10MHz, dan panjang pendawaian tidak boleh lebih besar dari 7 inci. If the operating frequency is 50MHz, the cable length should not be greater than 1.5 inches. Wiring length should be 1 inch if operating frequency reaches or exceeds 75MHz. Panjang pendawaian maksimum untuk cip GaAs mestilah 0.3 inci. Sekiranya ini dilebihi, ada masalah saluran penghantaran.

3. Rancang topologi pemasangan kabel dengan betul

Another way to solve the transmission line effect is to choose the correct routing path and terminal topology. Topologi pengkabelan merujuk kepada urutan kabel dan struktur kabel rangkaian. Apabila peranti logik berkelajuan tinggi digunakan, isyarat dengan pinggir yang berubah dengan cepat akan diputarbelitkan oleh cabang batang isyarat kecuali panjang cabang dijaga sangat pendek. Secara umum, routing PCB menggunakan dua topologi asas, iaitu routing Daisy Chain dan distribusi Star.

For daisy-chain wiring, wiring starts at the driver end and reaches each receiving end in turn. If a series resistor is used to change the signal characteristics, the position of the series resistor should be close to the driving end. Daisy chain cabling is the best in controlling the high harmonic interference of cabling. Walau bagaimanapun, pendawaian seperti ini mempunyai kadar penghantaran yang paling rendah dan tidak mudah melepasi 100%. Dalam reka bentuk yang sebenarnya, kami ingin menjadikan panjang cawangan dalam pendawaian rantai Daisy sesingkat mungkin, dan nilai panjang yang selamat adalah: Stub Delay < = Trt * 0.1.

Contohnya, hujung cabang dalam litar TTL berkelajuan tinggi hendaklah panjangnya kurang dari 1.5 inci. Topologi ini mengambil ruang pendawaian yang lebih sedikit dan dapat ditamatkan oleh padanan perintang tunggal. Walau bagaimanapun, struktur pendawaian ini menjadikan penerimaan isyarat pada penerima isyarat yang berbeza tidak segerak.

The star topology can effectively avoid the problem of clock signal synchronization, but it is very difficult to finish the wiring manually on the PCB with high density. Menggunakan kabel automatik adalah kaedah terbaik untuk menyelesaikan pengkabelan bintang. A terminal resistor is required on each branch. The value of the terminal resistance should match the characteristic impedance of the wire. This can be done manually or through CAD tools to calculate the characteristic impedance values and terminal matching resistance values.

While simple terminal resistors are used in the two examples above, a more complex matching terminal is optional in practice. Pilihan pertama ialah terminal pertandingan RC. Terminal pencocokan RC dapat mengurangkan penggunaan tenaga, tetapi hanya dapat digunakan ketika operasi isyarat relatif stabil. Kaedah ini paling sesuai untuk pemprosesan pemadanan isyarat garis jam. The disadvantage is that the capacitance in the RC matching terminal may affect the shape and propagation speed of the signal.

The series resistor matching terminal incurs no additional power consumption, but slows down signal transmission. This approach is used in bus-driven circuits where time delays are not significant. Terminal pencocokan perintang siri juga mempunyai kelebihan mengurangkan bilangan peranti yang digunakan di papan dan kepadatan sambungan.

The final method is to separate the matching terminal, in which the matching element needs to be placed near the receiving end. Kelebihannya ialah ia tidak akan menurunkan isyarat, dan sangat baik untuk mengelakkan kebisingan. Biasanya digunakan untuk isyarat input TTL (ACT, HCT, CEPAT).

In addition, the package type and installation type of the terminal matching resistor must be considered. SMD surface mount resistors generally have lower inductance than through-hole components, so SMD package components are preferred. There are also two installation modes for ordinary straight plug resistors: vertical and horizontal.

Dalam mod pemasangan menegak, rintangan mempunyai pin pemasangan pendek, yang mengurangkan rintangan terma antara rintangan dan papan litar dan menjadikan rintangan panas lebih mudah dipancarkan ke udara. But a longer vertical installation will increase the inductance of the resistor. Horizontal installation has lower inductance due to lower installation. However, the overheated resistance will drift, and in the worst case, the resistance will become open, resulting in PCB wiring termination matching failure, becoming a potential failure factor.

4. Teknologi lain yang boleh digunakan

Untuk mengurangkan overhoot voltan sementara pada bekalan kuasa IC, kapasitor decoupling harus ditambahkan ke cip IC. Ini secara berkesan menghilangkan kesan burr pada bekalan kuasa dan mengurangkan sinaran dari gelung kuasa pada papan bercetak.

Kesan peleburan burr adalah yang terbaik apabila kapasitor pemutusan disambungkan terus ke kaki bekalan kuasa litar bersepadu dan bukannya ke lapisan bekalan kuasa. Inilah sebabnya mengapa beberapa peranti mempunyai kapasitor decoupling di soketnya, sementara yang lain memerlukan jarak antara kapasitor decoupling dan perangkat agar cukup kecil.

Sebarang peranti berkelajuan tinggi dan penggunaan kuasa tinggi harus disatukan sejauh mungkin untuk mengurangkan laju voltan bekalan kuasa sementara.

Without a power layer, long power lines form a loop between the signal and the loop, serving as a source of radiation and an inductive circuit.

Kabel membentuk gelung yang tidak melalui kabel rangkaian yang sama atau kabel lain disebut gelung terbuka. If the loop passes through the same network cable, other routes form a closed loop. In both cases, the antenna effect (line antenna and ring antenna) can occur.