Makalah ini memberi tumpuan kepada BPA pereka menggunakan IP, dan selanjutnya menggunakan alat perencanaan dan perutean topologi untuk menyokong IP, dengan cepat menyelesaikan keseluruhan reka bentuk PCB. Seperti yang dapat anda lihat dari Gambar 1, tanggungjawab jurutera reka bentuk adalah memperoleh IP dengan meletakkan sebilangan kecil komponen yang diperlukan dan merancang jalan interkoneksi kritikal di antara mereka. Setelah IP diperoleh, maklumat IP dapat diberikan kepada pereka PCB yang melakukan reka bentuk selebihnya.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 1: Jurutera reka bentuk mendapat IP, pereka PCB menggunakan alat perencanaan topologi dan pendawaian untuk menyokong IP, dengan cepat menyelesaikan keseluruhan reka bentuk PCB.

Daripada perlu melalui proses interaksi dan iterasi antara jurutera reka bentuk dan pereka PCB untuk mendapatkan maksud reka bentuk yang betul, jurutera reka bentuk sudah mendapatkan maklumat ini dan hasilnya cukup tepat, yang banyak membantu pereka PCB. Dalam banyak reka bentuk, jurutera reka bentuk dan pereka PCB melakukan susun atur dan pendawaian interaktif, yang menghabiskan banyak masa di kedua-dua belah pihak. Dari segi sejarah, interaktiviti diperlukan, tetapi memakan masa dan tidak cekap. Rencana awal yang disediakan oleh jurutera reka bentuk mungkin hanya gambar manual tanpa komponen yang tepat, lebar bus, atau isyarat output pin.

Walaupun jurutera yang menggunakan teknik perencanaan topologi dapat menangkap susun atur dan interkoneksi beberapa komponen ketika pereka PCB terlibat dalam reka bentuk, reka bentuk mungkin memerlukan susun atur komponen lain, menangkap struktur IO dan bas lain, dan semua interkoneksi.

Pereka PCB perlu mengadopsi perencanaan topologi dan berinteraksi dengan komponen yang ditata dan tidak tersusun untuk mencapai perancangan susun atur dan interaksi yang optimum, sehingga meningkatkan kecekapan reka bentuk PCB.

Setelah kawasan kritikal dan berkepadatan tinggi dibentangkan dan perancangan topologi diperoleh, susun atur dapat diselesaikan sebelum perancangan topologi akhir. Oleh itu, beberapa jalan topologi mungkin harus berfungsi dengan susun atur yang ada. Walaupun mereka mempunyai keutamaan yang lebih rendah, mereka masih perlu dihubungkan. Oleh itu, sebahagian daripada perancangan dihasilkan di sekitar susunan komponen. Di samping itu, tahap perancangan ini mungkin memerlukan lebih banyak perincian untuk memberi keutamaan yang perlu kepada isyarat lain.

Perancangan topologi terperinci

Rajah 2 menunjukkan susun atur komponen yang terperinci setelah dibentangkan. Bas mempunyai 17 bit secara keseluruhan, dan mereka mempunyai aliran isyarat yang cukup teratur.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 2: Jalur rangkaian untuk bas ini adalah hasil perancangan dan susun atur topologi dengan keutamaan yang lebih tinggi.

Untuk merancang bas ini, pereka PCB perlu mempertimbangkan halangan yang ada, peraturan reka bentuk lapisan, dan kekangan penting lain. Dengan mempertimbangkan keadaan ini, mereka memetakan jalan topologi untuk bas seperti yang ditunjukkan pada Gambar 3.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 3: Bas yang dirancang.

Dalam Gambar 3, perincian “1” meletakkan pin komponen pada lapisan atas “merah” untuk jalur topologi yang mengarah dari pin komponen ke perincian “2”. Kawasan yang tidak dikemas yang digunakan untuk bahagian ini, dan hanya lapisan pertama yang dikenal pasti sebagai lapisan kabel. Ini nampak jelas dari sudut reka bentuk, dan algoritma perutean akan menggunakan jalur topologi dengan lapisan atas disambungkan ke merah. Walau bagaimanapun, beberapa halangan dapat memberikan algoritma dengan pilihan perutean lapisan lain sebelum secara automatik mengarahkan bas tertentu ini.

Oleh kerana bas disusun menjadi jejak ketat pada lapisan pertama, pereka mula merancang peralihan ke lapisan ketiga secara terperinci 3, dengan mempertimbangkan jarak perjalanan bas ke seluruh PCB. Perhatikan bahawa jalur topologi pada lapisan ketiga lebih lebar daripada lapisan atas kerana ruang tambahan yang diperlukan untuk menampung impedans. Di samping itu, reka bentuk menentukan lokasi yang tepat (17 lubang) untuk penukaran lapisan.

Oleh kerana jalan topologi mengikuti bahagian tengah kanan Gambar 3 untuk memperincikan “4”, banyak persimpangan berbentuk T tunggal bit perlu diambil dari sambungan jalur topologi dan pin komponen individu. Pilihan pereka PCB adalah untuk mengekalkan sebahagian besar aliran sambungan pada lapisan 3 dan ke lapisan lain untuk menghubungkan pin komponen. Oleh itu, mereka menarik kawasan topologi untuk menunjukkan hubungan dari bundel utama ke lapisan 4 (merah jambu), dan membuat kenalan berbentuk T tunggal bit ini disambungkan ke lapisan 2 dan kemudian menyambung ke pin peranti menggunakan lubang melalui yang lain.

Laluan topologi diteruskan pada tahap 3 untuk memperincikan “5” untuk menyambungkan peranti aktif. Sambungan ini kemudian disambungkan dari pin aktif ke perintang tarik di bawah peranti aktif. Pereka menggunakan kawasan topologi lain untuk mengatur sambungan dari lapisan 3 ke lapisan 1, di mana pin komponen dibahagikan kepada peranti aktif dan perintang tarik.

Tahap perancangan terperinci ini mengambil masa sekitar 30 saat untuk diselesaikan. Setelah rancangan ini diambil, pereka PCB mungkin ingin segera membuat rute atau membuat rancangan topologi selanjutnya, dan kemudian menyelesaikan semua rencana topologi dengan perutean automatik. Tidak sampai 10 saat dari penyelesaian perancangan hingga hasil pendawaian automatik. Kelajuan tidak begitu penting, dan sebenarnya membuang masa jika niat pereka tidak diendahkan dan kualiti pendawaian automatik buruk. Gambar rajah berikut menunjukkan hasil pendawaian automatik.

Laluan Topologi

Bermula di kiri atas, semua wayar dari pin komponen terletak pada lapisan 1, seperti yang dinyatakan oleh pereka, dan dimampatkan ke struktur bus yang ketat, seperti yang ditunjukkan dalam Perincian “1” dan “2” pada Gambar 4. Peralihan antara tahap 1 dan tingkat 3 berlaku secara terperinci “3” dan mengambil bentuk lubang yang sangat memakan ruang. Sekali lagi, faktor impedans diambil kira, jadi garisnya lebih lebar dan lebih jauh, seperti yang ditunjukkan oleh jalur lebar sebenarnya.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 4: Hasil penghalaan dengan topologi 1 dan 3.

Seperti yang ditunjukkan secara terperinci “4” pada Gambar 5, jalur topologi menjadi lebih besar kerana perlunya menggunakan lubang untuk menampung persimpangan jenis-T tunggal. Di sini rancangan itu sekali lagi menggambarkan niat pereka untuk titik pertukaran jenis T tunggal bit ini, pendawaian dari lapisan 3 hingga lapisan 4. Di samping itu, jejak pada lapisan ketiga sangat ketat, walaupun mengembang sedikit di lubang sisipan, ia segera mengetatkan lagi setelah melewati lubang.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 5: Hasil penghalaan dengan topologi terperinci 4.

Gambar 6 menunjukkan hasil pendawaian automatik secara terperinci “5”. Sambungan peranti aktif pada lapisan 3 memerlukan penukaran ke lapisan 1. Lubang melalui disusun dengan kemas di atas pin komponen, dan wayar lapisan 1 disambungkan ke komponen aktif terlebih dahulu dan kemudian ke perintang tarik lapisan 1.

Bagaimana pereka PCB dapat menggunakan alat perencanaan topologi dan pendawaian untuk menyelesaikan reka bentuk PCB dengan cepat

Gambar 6: Hasil routing dengan topologi terperinci 5.

Kesimpulan dari contoh di atas adalah bahawa 17 bit diperincikan ke dalam empat jenis peranti yang berbeza, yang mewakili niat pereka untuk lapisan dan arah jalan, yang dapat ditangkap dalam kira-kira 30 saat. Kemudian pendawaian automatik berkualiti tinggi dapat dijalankan, masa yang diperlukan adalah sekitar 10 saat.

Dengan meningkatkan tahap abstraksi dari pendawaian ke perancangan topologi, jumlah masa interkoneksi sangat berkurang, dan pereka mempunyai pemahaman yang sangat jelas mengenai ketumpatan dan potensi untuk menyelesaikan reka bentuk sebelum interkoneksi bermula, seperti mengapa terus memasang kabel pada ketika ini rekaan? Mengapa tidak meneruskan perancangan dan menambah pendawaian di bahagian belakang? Bilakah topologi lengkap akan dirancang? Sekiranya contoh di atas dipertimbangkan, pengabstrakan satu rancangan dapat digunakan dengan rencana lain dan bukan dengan 17 rangkaian terpisah dengan banyak segmen garis dan banyak lubang di setiap rangkaian, konsep yang sangat penting ketika mempertimbangkan Perintah Perubahan Kejuruteraan (ECO) .

Perintah Perubahan Kejuruteraan (ECO)

Dalam contoh berikut, output pin FPGA tidak lengkap. Jurutera reka bentuk telah memaklumkan kepada pereka PCB mengenai fakta ini, tetapi atas sebab jadual, mereka perlu memajukan reka bentuk sejauh mungkin sebelum output pin FPGA selesai.

Sekiranya output pin diketahui, pereka PCB mula merancang ruang FPGA, dan pada masa yang sama, pereka harus mempertimbangkan petunjuk dari peranti lain ke FPGA. IO direncanakan berada di sebelah kanan FPGA, tetapi sekarang berada di sebelah kiri FPGA, menyebabkan output pin sama sekali berbeza dari rencana asalnya. Oleh kerana pereka bekerja pada tahap abstraksi yang lebih tinggi, mereka dapat menampung perubahan ini dengan membuang overhead untuk menggerakkan semua pendawaian di sekitar FPGA dan menggantinya dengan modifikasi jalur topologi.

Walau bagaimanapun, bukan hanya FPG yang terjejas; Output pin baru ini juga mempengaruhi petunjuk yang keluar dari peranti yang berkaitan. Hujung jalan juga bergerak untuk menampung jalan masuk plumbum berpenutup rata; Jika tidak, kabel pasangan berpintal akan dipintal, membuang ruang berharga pada PCB berkepadatan tinggi. Memusingkan bit ini memerlukan ruang tambahan untuk pendawaian dan perforasi, yang mungkin tidak dipenuhi pada akhir fasa reka bentuk. Sekiranya jadualnya padat, mustahil untuk membuat penyesuaian sedemikian pada semua laluan ini. Maksudnya ialah perancangan topologi memberikan tahap abstraksi yang lebih tinggi, jadi pelaksanaan ECO ini jauh lebih mudah.

Algoritma penghalaan automatik yang mengikut maksud pereka menetapkan keutamaan kualiti berbanding keutamaan kuantiti. Sekiranya masalah kualiti dikenal pasti, adalah tepat untuk membiarkan sambungan gagal daripada menghasilkan pendawaian berkualiti rendah, kerana dua sebab. Pertama, lebih mudah untuk menyambungkan sambungan yang gagal daripada membersihkan pendawaian ini dengan hasil yang buruk dan operasi pendawaian lain yang mengautomasikan pendawaian. Kedua, niat pereka dilaksanakan dan pereka dibiarkan untuk menentukan kualiti sambungan. Walau bagaimanapun, idea-idea ini berguna hanya jika sambungan pendawaian yang gagal relatif mudah dan dilokalisasikan.

Contoh yang baik adalah ketidakupayaan pemandu untuk mencapai sambungan 100% yang dirancang. Daripada mengorbankan kualiti, biarkan beberapa perancangan gagal, meninggalkan pendawaian yang tidak berkaitan. Semua wayar disalurkan oleh perancangan topologi, tetapi tidak semua membawa ke pin komponen. Ini memastikan bahawa ada ruang untuk sambungan yang gagal dan menyediakan sambungan yang agak mudah.

Ringkasan artikel ini

Perancangan topologi adalah alat yang berfungsi dengan proses reka bentuk PCB yang diberi isyarat digital dan mudah diakses oleh jurutera reka bentuk, tetapi juga mempunyai kemampuan spasial, lapisan, dan aliran sambungan khusus untuk pertimbangan perancangan yang kompleks. Pereka PCB dapat menggunakan alat perencanaan topologi pada awal reka bentuk atau setelah jurutera reka bentuk memperoleh IP mereka, bergantung pada siapa yang menggunakan alat fleksibel ini untuk paling sesuai dengan persekitaran reka bentuk mereka.

Kopologi topologi hanya mengikuti rancangan atau niat pereka untuk memberikan hasil pemasangan kabel berkualiti tinggi. Perancangan topologi, ketika berhadapan dengan ECO, jauh lebih pantas untuk dikendalikan daripada sambungan yang terpisah, sehingga memungkinkan topologi teksi untuk menggunakan ECO dengan lebih cepat, memberikan hasil yang cepat dan tepat.