Dit artikel richt zich op de PCB ontwerpers die IP gebruiken, en verder topologieplanning- en routeringstools gebruiken om IP te ondersteunen, voltooien snel het volledige PCB-ontwerp. Zoals je in figuur 1 kunt zien, is het de verantwoordelijkheid van de ontwerpingenieur om het IP te verkrijgen door een klein aantal noodzakelijke componenten op te stellen en kritische verbindingspaden ertussen te plannen. Zodra het IP is verkregen, kan de IP-informatie worden verstrekt aan PCB-ontwerpers die de rest van het ontwerp doen.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Afbeelding 1: Ontwerpingenieurs krijgen IP, PCB-ontwerpers gebruiken verder tools voor topologieplanning en bedrading om IP te ondersteunen en voltooien snel het volledige PCB-ontwerp.

In plaats van een proces van interactie en iteratie tussen ontwerpingenieurs en PCB-ontwerpers te moeten doorlopen om de juiste ontwerpintentie te krijgen, krijgen de ontwerpingenieurs deze informatie al en zijn de resultaten redelijk nauwkeurig, wat PCB-ontwerpers veel helpt. In veel ontwerpen doen ontwerpingenieurs en PCB-ontwerpers interactieve lay-out en bedrading, wat aan beide kanten kostbare tijd kost. Historisch gezien is interactiviteit noodzakelijk, maar tijdrovend en inefficiënt. Het oorspronkelijke plan van de ontwerpingenieur kan slechts een handmatige tekening zijn zonder de juiste componenten, busbreedte of pin-uitgangssignalen.

Terwijl ingenieurs die topologieplanningstechnieken gebruiken, de lay-out en onderlinge verbindingen van sommige componenten kunnen vastleggen wanneer PCB-ontwerpers betrokken raken bij het ontwerp, kan het ontwerp de lay-out van andere componenten vereisen, andere IO- en busstructuren en alle onderlinge verbindingen vastleggen.

PCB-ontwerpers moeten topologieplanning toepassen en communiceren met aangelegde en niet-gelegde componenten om een ​​optimale lay-out en interactieplanning te bereiken, waardoor de efficiëntie van het PCB-ontwerp wordt verbeterd.

Nadat kritieke gebieden en gebieden met een hoge dichtheid zijn aangelegd en de topologieplanning is verkregen, kan de lay-out worden voltooid vóór de definitieve topologieplanning. Daarom moeten sommige topologiepaden mogelijk met de bestaande lay-out werken. Hoewel ze een lagere prioriteit hebben, moeten ze nog steeds worden aangesloten. Zo ontstond een deel van de planning rond de lay-out van de componenten. Bovendien kan dit planningsniveau meer detail vereisen om de nodige prioriteit te geven aan andere signalen.

Gedetailleerde topologieplanning

Afbeelding 2 toont een gedetailleerde lay-out van de componenten nadat ze zijn ingedeeld. De bus heeft in totaal 17 bits en ze hebben een redelijk goed georganiseerde signaalstroom.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Figuur 2: Netwerklijnen voor deze bussen zijn het resultaat van topologieplanning en lay-out met een hogere prioriteit.

Om deze bus te plannen, moeten PCB-ontwerpers rekening houden met bestaande barrières, regels voor laagontwerp en andere belangrijke beperkingen. Met deze voorwaarden in gedachten hebben ze een topologiepad voor de bus in kaart gebracht, zoals weergegeven in figuur 3.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Figuur 3: De geplande bus.

In figuur 3 geeft detail “1” de componentpinnen op de bovenste laag “rood” weer voor het topologische pad dat leidt van de componentpinnen naar detail “2”. Het niet-ingekapselde gebied dat voor dit onderdeel wordt gebruikt, en alleen de eerste laag wordt geïdentificeerd als de bekabelingslaag. Dit lijkt duidelijk vanuit ontwerpoogpunt, en het routeringsalgoritme zal het topologische pad gebruiken met de bovenste laag verbonden met rood. Sommige obstakels kunnen het algoritme echter voorzien van andere laagrouteringsopties voordat deze specifieke bus automatisch wordt gerouteerd.

Omdat de bus in de eerste laag in strakke sporen is georganiseerd, begint de ontwerper bij detail 3 de overgang naar de derde laag te plannen, rekening houdend met de afstand die de bus over de hele PCB aflegt. Merk op dat dit topologische pad op de derde laag breder is dan de bovenste laag vanwege de extra ruimte die nodig is om de impedantie op te vangen. Bovendien specificeert het ontwerp de exacte locatie (17 gaten) voor de laagconversie.

Aangezien het topologische pad het rechter-middengedeelte van figuur 3 volgt tot detail “4”, moeten veel single-bit T-vormige kruispunten worden getrokken uit de topologische padverbindingen en individuele componentpinnen. De keuze van de PCB-ontwerper is om het grootste deel van de verbindingsstroom op laag 3 en door naar andere lagen te houden voor het verbinden van componentpinnen. Dus tekenden ze een topologiegebied om de verbinding van de hoofdbundel met laag 4 (roze) aan te geven, en lieten deze single-bit T-vormige contacten verbinding maken met laag 2 en vervolgens verbinding maken met de apparaatpinnen met behulp van andere doorgaande gaten.

Topologische paden gaan verder op niveau 3 tot detail “5” om actieve apparaten te verbinden. Deze verbindingen worden vervolgens vanaf de actieve pinnen verbonden met een pull-down-weerstand onder het actieve apparaat. De ontwerper gebruikt een ander topologiegebied om verbindingen van laag 3 naar laag 1 te regelen, waar de componentpinnen zijn verdeeld in actieve apparaten en pull-down-weerstanden.

Dit niveau van gedetailleerde planning nam ongeveer 30 seconden in beslag. Zodra dit plan is vastgelegd, wil de PCB-ontwerper mogelijk onmiddellijk routeren of verdere topologieplannen maken en vervolgens alle topologieplannen voltooien met automatische routering. Minder dan 10 seconden vanaf de voltooiing van de planning tot de resultaten van de automatische bedrading. De snelheid doet er niet echt toe, en in feite is het tijdverspilling als de bedoelingen van de ontwerper worden genegeerd en de kwaliteit van de automatische bedrading slecht is. De volgende diagrammen tonen de resultaten van automatische bedrading.

Topologieroutering

Beginnend linksboven bevinden alle draden van de componentpinnen zich op laag 1, zoals aangegeven door de ontwerper, en samengeperst tot een strakke busstructuur, zoals weergegeven in Details “1” en “2” in afbeelding 4. De overgang tussen niveau 1 en niveau 3 vindt plaats in detail “3” en heeft de vorm van een zeer ruimteverslindend doorgaand gat. Nogmaals, er wordt rekening gehouden met de impedantiefactor, dus de lijnen zijn breder en meer uit elkaar geplaatst, zoals weergegeven door het werkelijke breedtepad.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Figuur 4: Resultaten van routering met topologieën 1 en 3.

Zoals weergegeven in detail “4” in figuur 5, wordt het topologiepad groter vanwege de noodzaak om gaten te gebruiken voor single-bit T-type juncties. Hier weerspiegelt het plan opnieuw de intentie van de ontwerper voor deze single-bit T-type uitwisselingspunten, bedrading van laag 3 naar laag 4. Bovendien is het spoor op de derde laag erg strak, hoewel het een beetje uitzet bij het insteekgat, wordt het snel weer strak na het passeren van het gat.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Afbeelding 5: resultaat routering met detail 4 topologie.

Figuur 6 toont het resultaat van de automatische bedrading bij detail “5”. Actieve apparaatverbindingen op laag 3 vereisen conversie naar laag 1. De doorgaande gaten zijn netjes boven de componentpinnen gerangschikt en de laag 1 draad wordt eerst verbonden met de actieve component en vervolgens met de laag 1 pull-down weerstand.

Hoe kunnen PCB-ontwerpers de tools voor topologieplanning en bedrading gebruiken om het PCB-ontwerp snel te voltooien?

Afbeelding 6: Het resultaat van routering met de detail 5-topologie.

De conclusie van het bovenstaande voorbeeld is dat de 17 bits zijn onderverdeeld in vier verschillende apparaattypen, die de bedoeling van de ontwerper voor laag- en padrichting vertegenwoordigen, die in ongeveer 30 seconden kunnen worden vastgelegd. Dan kan automatische bedrading van hoge kwaliteit worden uitgevoerd, de vereiste tijd is ongeveer 10 seconden.

Door het abstractieniveau van bedrading naar topologieplanning te verhogen, wordt de totale interconnecttijd aanzienlijk verkort en hebben ontwerpers een heel duidelijk begrip van de dichtheid en het potentieel om het ontwerp te voltooien voordat de interconnect begint, zoals waarom de bedrading op dit punt in het ontwerp? Waarom niet doorgaan met de planning en bedrading aan de achterkant toevoegen? Wanneer wordt de volledige topologie gepland? Als het bovenstaande voorbeeld wordt overwogen, kan de abstractie van het ene plan worden gebruikt met een ander plan in plaats van met 17 afzonderlijke netwerken met veel lijnsegmenten en veel gaten in elk netwerk, een concept dat vooral belangrijk is bij het overwegen van een Engineering Change Order (ECO) .

Engineering Wijzigingsorder (ECO)

In het volgende voorbeeld is de FPGA-pinuitgang onvolledig. De ontwerpingenieurs hebben de PCB-ontwerpers hiervan op de hoogte gebracht, maar om planningsredenen moeten ze het ontwerp zo ver mogelijk vorderen voordat de FPGA-pinuitgang voltooid is.

In het geval van een bekende pin-output, begint de PCB-ontwerper met het plannen van de FPGA-ruimte, en tegelijkertijd moet de ontwerper rekening houden met de leads van andere apparaten naar FPGA. De IO was gepland om aan de rechterkant van de FPGA te zitten, maar staat nu aan de linkerkant van de FPGA, waardoor de pin-output totaal anders is dan het oorspronkelijke plan. Omdat ontwerpers op een hoger abstractieniveau werken, kunnen ze deze veranderingen accommoderen door de overhead van het verplaatsen van alle bedrading rond de FPGA te verwijderen en deze te vervangen door aanpassingen aan het topologiepad.

Het zijn echter niet alleen FPGa’s die worden beïnvloed; Deze nieuwe pin-uitgangen hebben ook invloed op de leads die uit de gerelateerde apparaten komen. Het einde van het pad beweegt ook om plaats te bieden aan het vlak ingekapselde invoerpad voor de leiding; Anders worden twisted-pair kabels gedraaid, waardoor kostbare ruimte op de PCB met hoge dichtheid wordt verspild. Het draaien van deze bits vereist extra ruimte voor bedrading en perforaties, waar aan het einde van de ontwerpfase mogelijk niet aan wordt voldaan. Als de planning krap zou zijn, zou het onmogelijk zijn om dergelijke aanpassingen op al deze routes door te voeren. Het punt is dat topologieplanning een hoger abstractieniveau biedt, dus het implementeren van deze ECO’s is veel eenvoudiger.

Het automatische routeringsalgoritme dat de intentie van de ontwerper volgt, stelt een kwaliteitsprioriteit in op een kwantiteitsprioriteit. Als er een kwaliteitsprobleem wordt vastgesteld, is het terecht om de verbinding te laten mislukken in plaats van een bedrading van slechte kwaliteit te produceren, en wel om twee redenen. Ten eerste is het gemakkelijker om een ​​mislukte verbinding aan te sluiten dan om deze bedrading op te ruimen met slechte resultaten en andere bedradingshandelingen die de bedrading automatiseren. Ten tweede wordt de intentie van de ontwerper uitgevoerd en wordt de ontwerper overgelaten om de kwaliteit van de verbinding te bepalen. Deze ideeën zijn echter alleen nuttig als de verbindingen van defecte bedrading relatief eenvoudig en gelokaliseerd zijn.

Een goed voorbeeld is het onvermogen van een kabelaar om 100% geplande verbindingen te realiseren. In plaats van kwaliteit op te offeren, laat een planning mislukken en laat wat niet-verbonden bedrading achter. Alle draden worden geleid door topologieplanning, maar niet alle leiden naar componentpinnen. Dit zorgt ervoor dat er ruimte is voor mislukte verbindingen en zorgt voor een relatief eenvoudige verbinding.

Dit artikel samenvatting

Topologieplanning is een tool die werkt met een digitaal gesignaleerd PCB-ontwerpproces en gemakkelijk toegankelijk is voor ontwerpingenieurs, maar het heeft ook specifieke ruimtelijke, laag- en verbindingsstroommogelijkheden voor complexe planningsoverwegingen. PCB-ontwerpers kunnen de tool voor topologieplanning gebruiken aan het begin van het ontwerp of nadat de ontwerpingenieur hun IP heeft verkregen, afhankelijk van wie deze flexibele tool gebruikt om het beste in hun ontwerpomgeving te passen.

Topologiebekabelaars volgen eenvoudig het plan of de bedoeling van de ontwerper om hoogwaardige bekabelingsresultaten te leveren. Topologieplanning is, wanneer men wordt geconfronteerd met ECO, veel sneller te bedienen dan afzonderlijke verbindingen, waardoor de topologiebekabeler ECO sneller kan adopteren, wat snelle en nauwkeurige resultaten oplevert.