Denne artikkelen fokuserer på PCB designere som bruker IP, og videre bruker topologiplanleggings- og rutingverktøy for å støtte IP, fullfører raskt hele PCB -designet. Som du kan se fra figur 1, er designingeniørens ansvar å skaffe IP ved å legge ut et lite antall nødvendige komponenter og planlegge kritiske sammenkoblingsbaner mellom dem. Når IP er oppnådd, kan IP -informasjonen gis til PCB -designere som gjør resten av designet.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 1: Designingeniører får IP, PCB -designere bruker videre topologiplanlegging og ledningsverktøy for å støtte IP, fullfører raskt hele PCB -designet.

I stedet for å måtte gå gjennom en prosess med interaksjon og iterasjon mellom designingeniører og PCB -designere for å få riktig designintensjon, får designingeniørene allerede denne informasjonen, og resultatene er ganske nøyaktige, noe som hjelper PCB -designere mye. I mange design gjør designingeniører og PCB -designere interaktiv layout og ledninger, noe som krever verdifull tid på begge sider. Historisk sett er interaktivitet nødvendig, men tidkrevende og ineffektivt. Den første planen som er gitt av designingeniøren, kan bare være en manuell tegning uten riktige komponenter, bussbredde eller pinneutgangssignaler.

Mens ingeniører som bruker topologiplanleggingsteknikker kan fange oppsett og sammenkoblinger av noen komponenter etter hvert som PCB -designere blir involvert i designet, kan designet kreve layout av andre komponenter, fange andre IO- og bussstrukturer og alle sammenkoblinger.

PCB -designere må vedta topologiplanlegging og samhandle med utlagte og ulåtte komponenter for å oppnå optimal layout og interaksjonsplanlegging, og derved forbedre PCB -designeffektiviteten.

Etter at kritiske områder med høy tetthet er lagt ut og topologiplanleggingen er oppnådd, kan oppsettet fullføres før den endelige topologiplanleggingen. Derfor kan det hende at noen topologibaner må fungere med det eksisterende oppsettet. Selv om de har lavere prioritet, må de fortsatt være tilkoblet. Dermed ble en del av planleggingen generert rundt utformingen av komponentene. I tillegg kan dette planleggingsnivået kreve flere detaljer for å prioritere andre signaler nødvendig prioritet.

Detaljert topologiplanlegging

Figur 2 viser en detaljert layout av komponentene etter at de er lagt ut. Bussen har totalt 17 biter, og de har en ganske godt organisert signalflyt.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 2: Nettlinjer for disse bussene er et resultat av topologi planlegging og layout med høyere prioritet.

For å planlegge denne bussen må PCB -designere vurdere eksisterende barrierer, lagdesignregler og andre viktige begrensninger. Med tanke på disse forholdene, kartla de en topologibane for bussen som vist i figur 3.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 3: Den planlagte bussen.

I figur 3 legger detalj “1” komponentpinnene på det øverste laget av “rødt” for den topologiske banen som går fra komponentpinnene til detalj “2”. Det uinnkapslede området som ble brukt for denne delen, og bare det første laget er identifisert som kabellaget. Dette virker åpenbart fra et designmessig synspunkt, og rutingalgoritmen vil bruke den topologiske banen med det øverste laget koblet til rødt. Noen hindringer kan imidlertid gi algoritmen andre lagruteringsalternativer før denne ruten automatisk dirigeres.

Ettersom bussen er organisert i trange spor i det første laget, begynner designeren å planlegge overgangen til det tredje laget i detalj 3, med tanke på avstanden bussen kjører over hele PCB. Vær oppmerksom på at denne topologiske banen på det tredje laget er bredere enn topplaget på grunn av den ekstra plassen som kreves for å imøtekomme impedansen. I tillegg spesifiserer designet den nøyaktige plasseringen (17 hull) for lagkonverteringen.

Ettersom den topologiske banen følger den høyre senterdelen i figur 3 for å se detaljer “4”, må mange enkeltbits T-formede veikryss trekkes fra de topologiske baneforbindelsene og individuelle komponentpinner. PCB -designerens valg er å beholde det meste av tilkoblingsflyten på lag 3 og gjennom til andre lag for tilkobling av komponentpinner. Så de tegnet et topologiområde for å indikere tilkoblingen fra hovedpakken til lag 4 (rosa), og fikk disse enkeltbits T-formede kontaktene til å koble til lag 2 og deretter koble til enhetens pinner ved hjelp av andre gjennomgående hull.

Topologiske baner fortsetter på nivå 3 for å detaljere “5” for å koble til aktive enheter. Disse tilkoblingene kobles deretter fra de aktive pinnene til en nedtrekksmotstand under den aktive enheten. Designeren bruker et annet topologiområde for å regulere tilkoblinger fra lag 3 til lag 1, der komponentpinnene er delt inn i aktive enheter og nedtrekksmotstander.

Dette detaljplanleggingsnivået tok omtrent 30 sekunder å fullføre. Når denne planen er fanget opp, kan det være at PCB -designeren vil rute eller opprette ytterligere topologiplaner umiddelbart, og deretter fullføre alle topologiplaner med automatisk ruting. Mindre enn 10 sekunder fra planleggingen er fullført til resultatene av automatiske ledninger. Hastigheten spiller egentlig ingen rolle, og faktisk er det bortkastet tid hvis designerens intensjoner blir ignorert og den automatiske ledningskvaliteten er dårlig. Følgende diagrammer viser resultatene av automatiske ledninger.

Topologi ruting

Fra øverst til venstre er alle ledninger fra komponentpinnene plassert på lag 1, som uttrykt av designeren, og komprimert til en tett bussstruktur, som vist i detaljer “1” og “2” i figur 4. Overgangen mellom nivå 1 og nivå 3 finner sted i detalj “3” og har form av et veldig plasskrevende gjennomgående hull. Igjen blir impedansfaktoren tatt i betraktning, slik at linjene er bredere og mer mellomrom, representert med den faktiske breddebanen.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 4: Resultater av ruting med topologier 1 og 3.

Som vist i detalj “4” i figur 5, blir topologibanen større på grunn av behovet for å bruke hull for å ta imot en-biters T-kryss. Her gjenspeiler planen igjen designerens intensjon for disse en-biters T-type utvekslingspunkter, ledninger fra lag 3 til lag 4. I tillegg er sporet på det tredje laget veldig tett, selv om det ekspanderer litt ved innsettingshullet, strammer det snart igjen etter å ha passert hullet.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 5: Resultat av ruting med detalj 4 topologi.

Figur 6 viser resultatet av automatiske ledninger i detalj “5”. Aktive enhetstilkoblinger på lag 3 krever konvertering til lag 1. Gjennomføringshullene er plassert pent over komponentpinnene, og lag 1-ledningen er først koblet til den aktive komponenten og deretter til nedtrekksmotstanden for lag 1.

Hvordan kan PCB -designere bruke topologiplanleggings- og ledningsverktøy for å raskt fullføre PCB -design

Figur 6: Resultatet av ruting med detalj 5 -topologien.

Konklusjonen i eksemplet ovenfor er at de 17 bitene er detaljert i fire forskjellige enhetstyper, som representerer designerens intensjon for lag- og baneretning, som kan fanges opp på omtrent 30 sekunder. Deretter kan automatiske ledninger av høy kvalitet utføres, den nødvendige tiden er omtrent 10 sekunder.

Ved å øke abstraksjonsnivået fra kabling til topologi planlegging, reduseres den totale sammenkoblingstiden sterkt, og designere har en veldig klar forståelse av tetthet og potensial for å fullføre designet før sammenkoblingen begynner, for eksempel hvorfor fortsette ledninger på dette tidspunktet i designet? Hvorfor ikke gå videre med planleggingen og legge til ledninger bak? Når planlegges hele topologien? Hvis eksemplet ovenfor er vurdert, kan abstraksjonen av en plan brukes med en annen plan i stedet for med 17 separate nettverk med mange linjestykker og mange hull i hvert nettverk, et konsept som er spesielt viktig når man vurderer en Engineering Change Order (ECO) .

Engineering Change Order (ECO)

I det følgende eksemplet er FPGA -pin -utgangen ufullstendig. Designingeniørene har informert PCB -designerne om dette faktum, men av planmessige årsaker må de fremme designet så langt som mulig før FPGA -pin -utgangen er fullført.

Ved kjent pin -utgang begynner PCB -designeren å planlegge FPGA -plassen, og samtidig bør designeren vurdere lederne fra andre enheter til FPGA. IO var planlagt å være på høyre side av FPGA, men nå er det på venstre side av FPGA, noe som forårsaker at pinneutgangen er helt annerledes enn den opprinnelige planen. Fordi designere jobber på et høyere abstraksjonsnivå, kan de imøtekomme disse endringene ved å fjerne overhead for å flytte alle ledninger rundt FPGA og erstatte det med topologibane modifikasjoner.

Det er imidlertid ikke bare FPGas som påvirkes; Disse nye pin -utgangene påvirker også ledningene som kommer ut fra de relaterte enhetene. Enden av banen beveger seg også for å imøtekomme den flatinnkapslede lederinnføringsbanen; Ellers blir snoede parkabler vridd og sløser med verdifull plass på PCB med høy tetthet. Vridning for disse bitene krever ekstra plass for ledninger og perforeringer, som kanskje ikke oppfylles på slutten av designfasen. Hvis timeplanen var stram, ville det være umulig å foreta slike justeringer på alle disse rutene. Poenget er at topologiplanlegging gir et høyere abstraksjonsnivå, så det er mye enklere å implementere disse ECO -ene.

Den automatiske rutingalgoritmen som følger designerens intensjoner setter en kvalitetsprioritet fremfor en kvantitetsprioritet. Hvis det identifiseres et kvalitetsproblem, er det ganske riktig å la forbindelsen mislykkes i stedet for å produsere ledninger av dårlig kvalitet, av to grunner. For det første er det lettere å koble til en mislykket tilkobling enn å rydde opp i denne ledningen med dårlige resultater og andre ledningsoperasjoner som automatiserer ledninger. For det andre utføres designerens intensjon, og designeren får stå for å bestemme kvaliteten på forbindelsen. Imidlertid er disse ideene bare nyttige hvis tilkoblingene til mislykkede ledninger er relativt enkle og lokaliserte.

Et godt eksempel er manglerenes evne til å oppnå 100% planlagte tilkoblinger. I stedet for å ofre kvalitet, la noen planlegging mislykkes, og la noen ukoblede ledninger ligge igjen. Alle ledninger dirigeres av topologiplanlegging, men ikke alle fører til komponentpinner. Dette sikrer at det er plass til mislykkede tilkoblinger og gir en relativt enkel tilkobling.

Denne artikkelen oppsummering

Topologiplanlegging er et verktøy som fungerer med en digital signalisert PCB -designprosess og er lett tilgjengelig for designingeniører, men den har også spesifikke romlige, lag- og tilkoblingsflytmuligheter for komplekse planleggingshensyn. PCB -designere kan bruke topologiplanleggingsverktøyet i begynnelsen av designet eller etter at designingeniøren har fått sin IP, avhengig av hvem som bruker dette fleksible verktøyet for å passe best i designmiljøet.

Topologikabler følger ganske enkelt designerens plan eller intensjon om å gi kabeldata av høy kvalitet. Topologiplanlegging, når den står overfor ECO, er mye raskere å betjene enn separate tilkoblinger, noe som gjør at topologikabelen kan ta i bruk ECO raskere, og gir raske og nøyaktige resultater.