ਪੀਸੀਬੀ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਦੀ ਸਿਗਨਲ ਇਕਸਾਰਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੇ ਕਾਰਕਾਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ

1 ਪਛਾਣ

ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ (PCB) ਸਿਗਨਲ ਅਖੰਡਤਾ ਹਾਲ ਹੀ ਦੇ ਸਾਲਾਂ ਵਿੱਚ ਇੱਕ ਗਰਮ ਵਿਸ਼ਾ ਰਿਹਾ ਹੈ। ਪੀਸੀਬੀ ਸਿਗਨਲ ਅਖੰਡਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੇ ਕਾਰਕਾਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ‘ਤੇ ਬਹੁਤ ਸਾਰੀਆਂ ਘਰੇਲੂ ਖੋਜ ਰਿਪੋਰਟਾਂ ਆਈਆਂ ਹਨ, ਪਰ ਸਿਗਨਲ ਨੁਕਸਾਨ ਦੀ ਜਾਂਚ ਤਕਨਾਲੋਜੀ ਦੀ ਮੌਜੂਦਾ ਸਥਿਤੀ ਨਾਲ ਜਾਣ-ਪਛਾਣ ਮੁਕਾਬਲਤਨ ਬਹੁਤ ਘੱਟ ਹੈ।

ਪੀਸੀਬੀ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਸਿਗਨਲ ਨੁਕਸਾਨ ਦਾ ਸਰੋਤ ਕੰਡਕਟਰ ਦਾ ਨੁਕਸਾਨ ਅਤੇ ਸਮੱਗਰੀ ਦਾ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਨੁਕਸਾਨ ਹੈ, ਅਤੇ ਇਹ ਤਾਂਬੇ ਦੇ ਫੋਇਲ ਪ੍ਰਤੀਰੋਧ, ਤਾਂਬੇ ਦੀ ਫੋਇਲ ਖੁਰਦਰੀ, ਰੇਡੀਏਸ਼ਨ ਦਾ ਨੁਕਸਾਨ, ਪ੍ਰਤੀਰੋਧ ਬੇਮੇਲ, ਅਤੇ ਕ੍ਰਾਸਸਟਾਲ ਵਰਗੇ ਕਾਰਕਾਂ ਦੁਆਰਾ ਵੀ ਪ੍ਰਭਾਵਿਤ ਹੁੰਦਾ ਹੈ। ਸਪਲਾਈ ਚੇਨ ਵਿੱਚ, ਕਾਪਰ ਕਲੇਡ ਲੈਮੀਨੇਟ (ਸੀਸੀਐਲ) ਨਿਰਮਾਤਾਵਾਂ ਅਤੇ ਪੀਸੀਬੀ ਐਕਸਪ੍ਰੈਸ ਨਿਰਮਾਤਾਵਾਂ ਦੇ ਸਵੀਕ੍ਰਿਤੀ ਸੂਚਕ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਥਿਰ ਅਤੇ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਨੁਕਸਾਨ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ; ਜਦੋਂ ਕਿ PCB ਐਕਸਪ੍ਰੈਸ ਨਿਰਮਾਤਾਵਾਂ ਅਤੇ ਟਰਮੀਨਲਾਂ ਵਿਚਕਾਰ ਸੂਚਕ ਆਮ ਤੌਰ ‘ਤੇ ਅੜਿੱਕਾ ਅਤੇ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਪੀਸੀਬੀ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਦੀ ਸਿਗਨਲ ਇਕਸਾਰਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੇ ਕਾਰਕਾਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ

ਹਾਈ-ਸਪੀਡ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਅਤੇ ਵਰਤੋਂ ਲਈ, ਪੀਸੀਬੀ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨਾਂ ਦੇ ਸਿਗਨਲ ਨੁਕਸਾਨ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਅਤੇ ਪ੍ਰਭਾਵੀ ਢੰਗ ਨਾਲ ਕਿਵੇਂ ਮਾਪਣਾ ਹੈ, ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਸੈਟਿੰਗ, ਸਿਮੂਲੇਸ਼ਨ ਡੀਬੱਗਿੰਗ, ਅਤੇ ਉਤਪਾਦਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਨਿਯੰਤਰਣ ਲਈ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਹੈ।

2. ਪੀਸੀਬੀ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਟੈਸਟਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਮੌਜੂਦਾ ਸਥਿਤੀ

ਉਦਯੋਗ ਵਿੱਚ ਵਰਤਮਾਨ ਵਿੱਚ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ PCB ਸਿਗਨਲ ਨੁਕਸਾਨ ਜਾਂਚ ਵਿਧੀਆਂ ਨੂੰ ਵਰਤੇ ਗਏ ਯੰਤਰਾਂ ਤੋਂ ਸ਼੍ਰੇਣੀਬੱਧ ਕੀਤਾ ਗਿਆ ਹੈ, ਅਤੇ ਇਹਨਾਂ ਨੂੰ ਦੋ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ: ਸਮਾਂ ਡੋਮੇਨ ਦੇ ਅਧਾਰ ਤੇ ਜਾਂ ਬਾਰੰਬਾਰਤਾ ਡੋਮੇਨ ਦੇ ਅਧਾਰ ਤੇ। ਟਾਈਮ ਡੋਮੇਨ ਟੈਸਟ ਸਾਧਨ ਇੱਕ ਟਾਈਮ ਡੋਮੇਨ ਰਿਫਲੈਕਟੋਮੈਟਰੀ (TDR) ਜਾਂ ਇੱਕ ਟਾਈਮ ਡੋਮੇਨ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਮੀਟਰ (TImeDomain Transmission, TDT); ਬਾਰੰਬਾਰਤਾ ਡੋਮੇਨ ਟੈਸਟ ਯੰਤਰ ਇੱਕ ਵੈਕਟਰ ਨੈੱਟਵਰਕ ਐਨਾਲਾਈਜ਼ਰ (VNA) ਹੈ। IPC-TM650 ਟੈਸਟ ਨਿਰਧਾਰਨ ਵਿੱਚ, PCB ਸਿਗਨਲ ਨੁਕਸਾਨ ਦੀ ਜਾਂਚ ਲਈ ਪੰਜ ਟੈਸਟ ਵਿਧੀਆਂ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ: ਬਾਰੰਬਾਰਤਾ ਡੋਮੇਨ ਵਿਧੀ, ਪ੍ਰਭਾਵੀ ਬੈਂਡਵਿਡਥ ਵਿਧੀ, ਰੂਟ ਪਲਸ ਊਰਜਾ ਵਿਧੀ, ਛੋਟੀ ਪਲਸ ਪ੍ਰਸਾਰ ਵਿਧੀ, ਸਿੰਗਲ-ਐਂਡ ਟੀਡੀਆਰ ਵਿਭਿੰਨਤਾ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਵਿਧੀ।

2.1 ਬਾਰੰਬਾਰਤਾ ਡੋਮੇਨ ਵਿਧੀ

ਫ੍ਰੀਕੁਐਂਸੀ ਡੋਮੇਨ ਵਿਧੀ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੇ ਐਸ-ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਮਾਪਣ ਲਈ ਵੈਕਟਰ ਨੈਟਵਰਕ ਐਨਾਲਾਈਜ਼ਰ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਦੇ ਮੁੱਲ ਨੂੰ ਸਿੱਧਾ ਪੜ੍ਹਦੀ ਹੈ, ਅਤੇ ਫਿਰ ਇੱਕ ਖਾਸ ਬਾਰੰਬਾਰਤਾ ਸੀਮਾ (ਜਿਵੇਂ ਕਿ 1 GHz ~) ਵਿੱਚ ਔਸਤ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਦੀ ਫਿਟਿੰਗ ਢਲਾਣ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ। 5 GHz) ਬੋਰਡ ਦੇ ਪਾਸ/ਫੇਲ ਨੂੰ ਮਾਪੋ।

ਬਾਰੰਬਾਰਤਾ ਡੋਮੇਨ ਵਿਧੀ ਦੀ ਮਾਪ ਸ਼ੁੱਧਤਾ ਵਿੱਚ ਅੰਤਰ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਵਿਧੀ ਤੋਂ ਆਉਂਦਾ ਹੈ। ਵੱਖ-ਵੱਖ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਤਰੀਕਿਆਂ ਦੇ ਅਨੁਸਾਰ, ਇਸਨੂੰ ਸਲੋਟ (ਸ਼ਾਰਟ-ਲਾਈਨ-ਓਪਨ-ਥਰੂ), ਮਲਟੀ-ਲਾਈਨ ਟੀਆਰਐਲ (ਥਰੂ-ਰਿਫਲੈਕਟ-ਲਾਈਨ) ਅਤੇ ਈਕਲ (ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ) ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਤਰੀਕਿਆਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਸਲੋਟ ਨੂੰ ਆਮ ਤੌਰ ‘ਤੇ ਇੱਕ ਮਿਆਰੀ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਵਿਧੀ [5] ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮਾਡਲ ਵਿੱਚ 12 ਗਲਤੀ ਪੈਰਾਮੀਟਰ ਹਨ। ਸਲੋਟ ਵਿਧੀ ਦੀ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸ਼ੁੱਧਤਾ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਭਾਗਾਂ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਉੱਚ-ਸ਼ੁੱਧਤਾ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਹਿੱਸੇ ਮਾਪਣ ਵਾਲੇ ਉਪਕਰਣ ਨਿਰਮਾਤਾਵਾਂ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਪਰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਹਿੱਸੇ ਮਹਿੰਗੇ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਆਮ ਤੌਰ ‘ਤੇ ਸਿਰਫ ਕੋਐਕਸ਼ੀਅਲ ਵਾਤਾਵਰਣ ਲਈ ਢੁਕਵੇਂ ਹੁੰਦੇ ਹਨ, ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸਮਾਂ-ਬਰਬਾਦ ਹੁੰਦਾ ਹੈ ਅਤੇ ਮਾਪ ਟਰਮੀਨਲਾਂ ਦੀ ਗਿਣਤੀ ਵਧਣ ਦੇ ਨਾਲ ਜਿਓਮੈਟ੍ਰਿਕ ਤੌਰ ‘ਤੇ ਵਧਦਾ ਹੈ।

ਮਲਟੀ-ਲਾਈਨ ਟੀਆਰਐਲ ਵਿਧੀ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਗੈਰ-ਸਹਿਕਾਰੀ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮਾਪ [6] ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ। ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਵਰਤੀ ਗਈ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੀ ਸਮੱਗਰੀ ਅਤੇ ਟੈਸਟ ਦੀ ਬਾਰੰਬਾਰਤਾ ਦੇ ਅਨੁਸਾਰ, ਟੀਆਰਐਲ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਹਿੱਸੇ ਡਿਜ਼ਾਈਨ ਅਤੇ ਤਿਆਰ ਕੀਤੇ ਗਏ ਹਨ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਹਾਲਾਂਕਿ ਮਲਟੀ-ਲਾਈਨ ਟੀਆਰਐਲ ਸਲੋਟ ਨਾਲੋਂ ਡਿਜ਼ਾਈਨ ਅਤੇ ਨਿਰਮਾਣ ਕਰਨਾ ਆਸਾਨ ਹੈ, ਪਰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸਮਾਂ ਮਲਟੀ-ਲਾਈਨ ਟੀਆਰਐਲ ਵਿਧੀ ਮਾਪ ਟਰਮੀਨਲਾਂ ਦੀ ਗਿਣਤੀ ਦੇ ਵਾਧੇ ਦੇ ਨਾਲ ਜਿਓਮੈਟ੍ਰਿਕ ਤੌਰ ‘ਤੇ ਵੀ ਵਧਦੀ ਹੈ।

ਸਮਾਂ-ਬਰਬਾਦ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੀ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰਨ ਲਈ, ਮਾਪ ਉਪਕਰਣ ਨਿਰਮਾਤਾਵਾਂ ਨੇ Ecal ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਵਿਧੀ [7] ਪੇਸ਼ ਕੀਤੀ ਹੈ। Ecal ਇੱਕ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਸਟੈਂਡਰਡ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸ਼ੁੱਧਤਾ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਮੂਲ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਭਾਗਾਂ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਉਸੇ ਸਮੇਂ, ਟੈਸਟ ਕੇਬਲ ਦੀ ਸਥਿਰਤਾ ਅਤੇ ਟੈਸਟ ਫਿਕਸਚਰ ਡਿਵਾਈਸ ਦੀ ਡੁਪਲੀਕੇਸ਼ਨ ਦੀ ਜਾਂਚ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਟੈਸਟ ਦੀ ਬਾਰੰਬਾਰਤਾ ਦੇ ਇੰਟਰਪੋਲੇਸ਼ਨ ਐਲਗੋਰਿਦਮ ਦਾ ਟੈਸਟ ਦੀ ਸ਼ੁੱਧਤਾ ‘ਤੇ ਵੀ ਪ੍ਰਭਾਵ ਪੈਂਦਾ ਹੈ। ਆਮ ਤੌਰ ‘ਤੇ, ਟੈਸਟ ਕੇਬਲ ਦੇ ਅੰਤ ਤੱਕ ਸੰਦਰਭ ਸਤਹ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਨ ਲਈ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕਿੱਟ ਦੀ ਵਰਤੋਂ ਕਰੋ, ਅਤੇ ਫਿਰ ਫਿਕਸਚਰ ਦੀ ਕੇਬਲ ਦੀ ਲੰਬਾਈ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਡੀ-ਏਮਬੈਡਿੰਗ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 3 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਉਦਾਹਰਨ ਦੇ ਤੌਰ ‘ਤੇ ਵਿਭਿੰਨ ਪ੍ਰਸਾਰਣ ਲਾਈਨ ਦੇ ਸੰਮਿਲਨ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ, ਤਿੰਨ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਵਿਧੀਆਂ ਦੀ ਤੁਲਨਾ ਸਾਰਣੀ 1 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ।

2.2 ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਬੈਂਡਵਿਡਥ ਵਿਧੀ

ਪ੍ਰਭਾਵੀ ਬੈਂਡਵਿਡਥ (EBW) ਇੱਕ ਸਖਤ ਅਰਥਾਂ ਵਿੱਚ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਨੁਕਸਾਨ α ਦਾ ਇੱਕ ਗੁਣਾਤਮਕ ਮਾਪ ਹੈ। ਇਹ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਦਾ ਇੱਕ ਮਾਤਰਾਤਮਕ ਮੁੱਲ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ, ਪਰ ਇਹ ਇੱਕ ਮਾਪਦੰਡ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਜਿਸਨੂੰ EBW ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਪ੍ਰਭਾਵੀ ਬੈਂਡਵਿਡਥ ਵਿਧੀ ਟੀਡੀਆਰ ਰਾਹੀਂ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਵਿੱਚ ਇੱਕ ਖਾਸ ਵਾਧੇ ਸਮੇਂ ਦੇ ਨਾਲ ਇੱਕ ਸਟੈਪ ਸਿਗਨਲ ਪ੍ਰਸਾਰਿਤ ਕਰਨਾ ਹੈ, ਟੀਡੀਆਰ ਯੰਤਰ ਅਤੇ ਡੀਯੂਟੀ ਦੇ ਜੁੜੇ ਹੋਣ ਤੋਂ ਬਾਅਦ ਵੱਧ ਤੋਂ ਵੱਧ ਵਾਧੇ ਸਮੇਂ ਦੀ ਢਲਾਣ ਨੂੰ ਮਾਪਣਾ, ਅਤੇ ਇਸਨੂੰ ਨੁਕਸਾਨ ਦੇ ਕਾਰਕ ਵਜੋਂ ਨਿਰਧਾਰਤ ਕਰਨਾ ਹੈ, ਐਮਵੀ ਵਿੱਚ /s. ਵਧੇਰੇ ਸਪਸ਼ਟ ਤੌਰ ‘ਤੇ, ਇਹ ਜੋ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਉਹ ਇੱਕ ਅਨੁਸਾਰੀ ਕੁੱਲ ਨੁਕਸਾਨ ਦਾ ਕਾਰਕ ਹੈ, ਜਿਸਦੀ ਵਰਤੋਂ ਸਤਹ ਤੋਂ ਸਤਹ ਜਾਂ ਪਰਤ ਤੋਂ ਪਰਤ ਤੱਕ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੇ ਨੁਕਸਾਨ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਦੀ ਪਛਾਣ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ [8]। ਕਿਉਂਕਿ ਅਧਿਕਤਮ ਢਲਾਨ ਨੂੰ ਸਿੱਧੇ ਯੰਤਰ ਤੋਂ ਮਾਪਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਪ੍ਰਭਾਵੀ ਬੈਂਡਵਿਡਥ ਵਿਧੀ ਅਕਸਰ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡਾਂ ਦੇ ਵੱਡੇ ਉਤਪਾਦਨ ਦੇ ਟੈਸਟ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ। EBW ਟੈਸਟ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਚਿੱਤਰ 4 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

2.3 ਰੂਟ ਪਲਸ ਊਰਜਾ ਵਿਧੀ

ਰੂਟ ਇਮਪਲਸ ਐਨਰਜੀ (RIE) ਆਮ ਤੌਰ ‘ਤੇ ਹਵਾਲਾ ਨੁਕਸਾਨ ਲਾਈਨ ਅਤੇ ਟੈਸਟ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੇ TDR ਵੇਵਫਾਰਮ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਇੱਕ TDR ਸਾਧਨ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, ਅਤੇ ਫਿਰ TDR ਵੇਵਫਾਰਮਾਂ ‘ਤੇ ਸਿਗਨਲ ਪ੍ਰੋਸੈਸਿੰਗ ਕਰਦੀ ਹੈ। RIE ਟੈਸਟ ਪ੍ਰਕਿਰਿਆ ਚਿੱਤਰ 5 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ:

2.4 ਛੋਟੀ ਪਲਸ ਪ੍ਰਸਾਰਣ ਵਿਧੀ

ਛੋਟਾ ਪਲਸ ਪ੍ਰਸਾਰਣ ਵਿਧੀ (ਛੋਟਾ ਪਲਸ ਪ੍ਰਸਾਰ, ਜਿਸਨੂੰ SPP ਕਿਹਾ ਜਾਂਦਾ ਹੈ) ਟੈਸਟ ਸਿਧਾਂਤ ਵੱਖ-ਵੱਖ ਲੰਬਾਈ ਦੀਆਂ ਦੋ ਪ੍ਰਸਾਰਣ ਲਾਈਨਾਂ ਨੂੰ ਮਾਪਣਾ ਹੈ, ਜਿਵੇਂ ਕਿ 30 ਮਿਲੀਮੀਟਰ ਅਤੇ 100 ਮਿਲੀਮੀਟਰ, ਅਤੇ ਦੋਵਾਂ ਵਿਚਕਾਰ ਅੰਤਰ ਨੂੰ ਮਾਪ ਕੇ ਪੈਰਾਮੀਟਰ ਐਟੀਨਯੂਏਸ਼ਨ ਗੁਣਾਂਕ ਅਤੇ ਪੜਾਅ ਨੂੰ ਐਕਸਟਰੈਕਟ ਕਰਨਾ ਹੈ। ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੀ ਲੰਬਾਈ ਸਥਿਰ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 6 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਨ ਨਾਲ ਕਨੈਕਟਰਾਂ, ਕੇਬਲਾਂ, ਪੜਤਾਲਾਂ, ਅਤੇ ਔਸਿਲੋਸਕੋਪ ਸ਼ੁੱਧਤਾ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਜੇਕਰ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ TDR ਯੰਤਰਾਂ ਅਤੇ IFN (ਇੰਪਲਸ ਫਾਰਮਿੰਗ ਨੈੱਟਵਰਕ) ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਟੈਸਟ ਦੀ ਬਾਰੰਬਾਰਤਾ 40 GHz ਤੱਕ ਵੱਧ ਸਕਦੀ ਹੈ।

2.5 ਸਿੰਗਲ-ਐਂਡ TDR ਵਿਭਿੰਨਤਾ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਵਿਧੀ

ਸਿੰਗਲ-ਐਂਡਿਡ ਟੀਡੀਆਰ ਤੋਂ ਡਿਫਰੈਂਸ਼ੀਅਲ ਇਨਸਰਸ਼ਨ ਲੌਸ (SET2DIL) 4-ਪੋਰਟ VNA ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡਿਫਰੈਂਸ਼ੀਅਲ ਇਨਸਰਸ਼ਨ ਲੌਸ ਟੈਸਟ ਤੋਂ ਵੱਖਰਾ ਹੈ। ਇਹ ਵਿਧੀ ਡਿਫਰੈਂਸ਼ੀਅਲ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਨੂੰ ਟੀਡੀਆਰ ਸਟੈਪ ਰਿਸਪਾਂਸ ਨੂੰ ਪ੍ਰਸਾਰਿਤ ਕਰਨ ਲਈ ਦੋ-ਪੋਰਟ TDR ਯੰਤਰ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, ਡਿਫਰੈਂਸ਼ੀਅਲ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦਾ ਅੰਤ ਛੋਟਾ ਹੁੰਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 7 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। SET2DIL ਵਿਧੀ ਦੀ ਖਾਸ ਮਾਪ ਬਾਰੰਬਾਰਤਾ ਸੀਮਾ 2 GHz ਹੈ ~ 12 GHz, ਅਤੇ ਮਾਪ ਦੀ ਸ਼ੁੱਧਤਾ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਟੈਸਟ ਕੇਬਲ ਦੀ ਅਸੰਗਤ ਦੇਰੀ ਅਤੇ DUT ਦੇ ਅੜਿੱਕਾ ਬੇਮੇਲ ਨਾਲ ਪ੍ਰਭਾਵਿਤ ਹੁੰਦੀ ਹੈ। SET2DIL ਵਿਧੀ ਦਾ ਫਾਇਦਾ ਇਹ ਹੈ ਕਿ ਇੱਕ ਮਹਿੰਗੇ 4-ਪੋਰਟ VNA ਅਤੇ ਇਸਦੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਭਾਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਕੋਈ ਲੋੜ ਨਹੀਂ ਹੈ। ਟੈਸਟ ਕੀਤੇ ਹਿੱਸੇ ਦੀ ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਦੀ ਲੰਬਾਈ VNA ਵਿਧੀ ਦਾ ਸਿਰਫ਼ ਅੱਧਾ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਹਿੱਸੇ ਵਿੱਚ ਇੱਕ ਸਧਾਰਨ ਬਣਤਰ ਹੈ ਅਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸਮਾਂ ਬਹੁਤ ਘੱਟ ਗਿਆ ਹੈ। ਇਹ ਪੀਸੀਬੀ ਨਿਰਮਾਣ ਲਈ ਬਹੁਤ ਢੁਕਵਾਂ ਹੈ। ਬੈਚ ਟੈਸਟ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 8 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

3 ਟੈਸਟ ਉਪਕਰਣ ਅਤੇ ਟੈਸਟ ਦੇ ਨਤੀਜੇ

SET2DIL ਟੈਸਟ ਬੋਰਡ, SPP ਟੈਸਟ ਬੋਰਡ ਅਤੇ ਮਲਟੀ-ਲਾਈਨ TRL ਟੈਸਟ ਬੋਰਡ 3.8 ਦੇ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਥਿਰਾਂਕ ਦੇ ਨਾਲ, 0.008 ਦੇ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਨੁਕਸਾਨ, ਅਤੇ RTF ਕਾਪਰ ਫੋਇਲ ਨਾਲ CCL ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਬਣਾਏ ਗਏ ਸਨ; ਟੈਸਟ ਉਪਕਰਣ DSA8300 ਨਮੂਨਾ ਔਸਿਲੋਸਕੋਪ ਅਤੇ E5071C ਵੈਕਟਰ ਨੈਟਵਰਕ ਐਨਾਲਾਈਜ਼ਰ ਸੀ; ਹਰੇਕ ਵਿਧੀ ਦਾ ਵਿਭਿੰਨ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਟੈਸਟ ਦੇ ਨਤੀਜੇ ਸਾਰਣੀ 2 ਵਿੱਚ ਦਿਖਾਏ ਗਏ ਹਨ।

4 ਸਿੱਟਾ

ਇਹ ਲੇਖ ਮੁੱਖ ਤੌਰ ‘ਤੇ ਉਦਯੋਗ ਵਿੱਚ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਕਈ PCB ਟਰਾਂਸਮਿਸ਼ਨ ਲਾਈਨ ਸਿਗਨਲ ਨੁਕਸਾਨ ਮਾਪਣ ਦੇ ਢੰਗਾਂ ਨੂੰ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਵਰਤੇ ਗਏ ਵੱਖੋ-ਵੱਖਰੇ ਟੈਸਟ ਤਰੀਕਿਆਂ ਦੇ ਕਾਰਨ, ਮਾਪੇ ਗਏ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਦੇ ਮੁੱਲ ਵੱਖਰੇ ਹਨ, ਅਤੇ ਟੈਸਟ ਦੇ ਨਤੀਜਿਆਂ ਦੀ ਸਿੱਧੇ ਤੌਰ ‘ਤੇ ਖਿਤਿਜੀ ਤੁਲਨਾ ਨਹੀਂ ਕੀਤੀ ਜਾ ਸਕਦੀ। ਇਸ ਲਈ, ਉਚਿਤ ਸਿਗਨਲ ਨੁਕਸਾਨ ਟੈਸਟ ਤਕਨਾਲੋਜੀ ਨੂੰ ਵੱਖ-ਵੱਖ ਤਕਨੀਕੀ ਤਰੀਕਿਆਂ ਦੇ ਫਾਇਦਿਆਂ ਅਤੇ ਸੀਮਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਚੁਣਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਉਹਨਾਂ ਦੀਆਂ ਆਪਣੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਨਾਲ ਜੋੜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ.