Bu makale aşağıdakilere odaklanmaktadır: PCB IP kullanan ve ayrıca IP’yi desteklemek için topoloji planlama ve yönlendirme araçlarını kullanan tasarımcılar, tüm PCB tasarımını hızla tamamlar. Şekil 1’de görebileceğiniz gibi, tasarım mühendisinin sorumluluğu, az sayıda gerekli bileşeni düzenleyerek ve bunlar arasındaki kritik ara bağlantı yollarını planlayarak IP’yi elde etmektir. IP elde edildikten sonra, tasarımın geri kalanını yapan PCB tasarımcılarına IP bilgisi sağlanabilir.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 1: Tasarım mühendisleri IP alır, PCB tasarımcıları IP’yi desteklemek için topoloji planlama ve kablolama araçlarını kullanır ve tüm PCB tasarımını hızla tamamlar.

Doğru tasarım amacını elde etmek için tasarım mühendisleri ve PCB tasarımcıları arasında bir etkileşim ve yineleme sürecinden geçmek yerine, tasarım mühendisleri bu bilgiyi zaten alırlar ve sonuçlar oldukça doğrudur, bu da PCB tasarımcılarına çok yardımcı olur. Birçok tasarımda, tasarım mühendisleri ve PCB tasarımcıları, her iki tarafta da değerli zaman harcayan etkileşimli yerleşim ve kablolama yapar. Tarihsel olarak, etkileşim gereklidir, ancak zaman alıcı ve verimsizdir. Tasarım mühendisi tarafından sağlanan ilk plan, uygun bileşenler, veri yolu genişliği veya pin çıkış ipuçları olmadan yalnızca manuel bir çizim olabilir.

Topoloji planlama tekniklerini kullanan mühendisler, PCB tasarımcıları tasarıma dahil olurken bazı bileşenlerin yerleşimini ve ara bağlantılarını yakalayabilirken, tasarım diğer bileşenlerin yerleşimini gerektirebilir, diğer IO ve veri yolu yapılarını ve tüm ara bağlantıları yakalayabilir.

PCB tasarımcılarının topoloji planlamasını benimsemesi ve optimum yerleşim ve etkileşim planlaması elde etmek için düzenlenmiş ve döşenmemiş bileşenlerle etkileşime girmesi ve böylece PCB tasarım verimliliğini artırması gerekir.

Kritik ve yüksek yoğunluklu alanlar belirlendikten ve topoloji planlaması elde edildikten sonra, nihai topoloji planlamasından önce yerleşim tamamlanabilir. Bu nedenle, bazı topoloji yollarının mevcut düzen ile çalışması gerekebilir. Daha düşük önceliğe sahip olmalarına rağmen, yine de bağlanmaları gerekir. Böylece planlamanın bir kısmı bileşenlerin yerleşimi etrafında oluşturulmuştur. Ayrıca, bu planlama düzeyi, diğer sinyallere gerekli önceliği vermek için daha fazla ayrıntı gerektirebilir.

Detaylı topoloji planlaması

Şekil 2, düzenlendikten sonra bileşenlerin ayrıntılı bir düzenini gösterir. Otobüsün toplamda 17 biti vardır ve oldukça iyi organize edilmiş bir sinyal akışına sahiptirler.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 2: Bu otobüsler için ağ hatları, daha yüksek önceliğe sahip topoloji planlamasının ve yerleşiminin sonucudur.

Bu veri yolunu planlamak için PCB tasarımcılarının mevcut engelleri, katman tasarım kurallarını ve diğer önemli kısıtlamaları dikkate alması gerekir. Bu koşulları göz önünde bulundurarak, Şekil 3’te gösterildiği gibi otobüs için bir topoloji yolu haritalandırdılar.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 3: Planlanan otobüs.

Şekil 3’te, detay “1”, bileşen pinlerinden detay “2”ye giden topolojik yol için “kırmızı” üst katmandaki bileşen pinlerini ortaya koymaktadır. Bu kısım için kullanılan kapsüllenmemiş alan ve sadece ilk katman kablolama katmanı olarak tanımlanır. Bu, tasarım açısından açık görünüyor ve yönlendirme algoritması, üst katmanın kırmızıya bağlı olduğu topolojik yolu kullanacaktır. Bununla birlikte, bazı engeller, bu belirli veri yolunu otomatik olarak yönlendirmeden önce algoritmaya başka katman yönlendirme seçenekleri sağlayabilir.

Veri yolu ilk katmanda sıkı izler halinde organize edildiğinden tasarımcı, veri yolunun tüm PCB boyunca kat ettiği mesafeyi hesaba katarak üçüncü katmana geçişi detay 3’te planlamaya başlar. Üçüncü katmandaki bu topolojik yolun, empedansı yerleştirmek için gereken fazladan boşluk nedeniyle üst katmandan daha geniş olduğuna dikkat edin. Ayrıca tasarım, katman dönüşümü için tam konumu (17 delik) belirtir.

Topolojik yol, “3” detayına kadar Şekil 4’ün sağ orta bölümünü izlediğinden, topolojik yol bağlantılarından ve ayrı bileşen pimlerinden birçok tek bitlik T-şekilli bağlantıların çizilmesi gerekir. PCB tasarımcısının seçimi, bağlantı akışının çoğunu katman 3’te ve bileşen pimlerini bağlamak için diğer katmanlara kadar tutmaktır. Böylece, ana demetten katman 4’e (pembe) bağlantıyı belirtmek için bir topoloji alanı çizdiler ve bu tek bitlik T-şekilli kontakların katman 2’ye bağlanmasını ve ardından diğer açık delikleri kullanarak cihaz pinlerine bağlanmasını sağladılar.

Topolojik yollar, aktif cihazları bağlamak için “3” detayına kadar 5. seviyede devam eder. Bu bağlantılar daha sonra aktif pinlerden aktif cihazın altındaki aşağı çekme direncine bağlanır. Tasarımcı, bileşen pinlerinin aktif cihazlara ve aşağı çekme dirençlerine bölündüğü katman 3’ten katman 1’e bağlantıları düzenlemek için başka bir topoloji alanı kullanır.

Bu ayrıntılı planlama düzeyinin tamamlanması yaklaşık 30 saniye sürdü. Bu plan yakalandıktan sonra, PCB tasarımcısı hemen yönlendirmek veya başka topoloji planları oluşturmak ve ardından tüm topoloji planlarını otomatik yönlendirme ile tamamlamak isteyebilir. Planlamanın tamamlanmasından otomatik kablolamanın sonuçlarına kadar 10 saniyeden az. Hız gerçekten önemli değil ve aslında tasarımcının amaçları göz ardı edilirse ve otomatik kablolama kalitesi düşükse bu bir zaman kaybıdır. Aşağıdaki şemalar otomatik kablolamanın sonuçlarını göstermektedir.

Topoloji Yönlendirme

Sol üstten başlayarak, bileşen pimlerinden gelen tüm teller, tasarımcı tarafından ifade edildiği gibi katman 1’de bulunur ve Şekil 1’teki “2” ve “4” Ayrıntılarında gösterildiği gibi sıkı bir veri yolu yapısına sıkıştırılır. Seviye 1 ve seviye 3 arasındaki geçiş, ayrıntılı olarak “3” gerçekleşir ve çok yer kaplayan bir açık delik şeklini alır. Yine empedans faktörü hesaba katılır, bu nedenle çizgiler gerçek genişlik yolu ile temsil edildiği gibi daha geniş ve daha aralıklıdır.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 4: Topoloji 1 ve 3 ile yönlendirme sonuçları.

Şekil 4’te “5” ayrıntılı olarak gösterildiği gibi, tek bitlik T-tipi bağlantılara uyum sağlamak için deliklerin kullanılması ihtiyacı nedeniyle topoloji yolu büyür. Burada plan, katman 3’ten katman 4’e kablolama olan bu tek bitlik T tipi değişim noktaları için tasarımcının niyetini bir kez daha yansıtıyor. Ayrıca üçüncü katmandaki iz çok sıkıdır, yerleştirme deliğinde biraz genişlese de, deliği geçtikten hemen sonra tekrar sıkılaşır.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 5: detay 4 topolojisi ile yönlendirmenin sonucu.

Şekil 6, “5” detayında otomatik kablolamanın sonucunu göstermektedir. 3. katmandaki aktif cihaz bağlantıları, katman 1’e dönüştürmeyi gerektirir. Geçiş delikleri, bileşen pimlerinin üzerinde düzgün bir şekilde düzenlenir ve katman 1 teli, önce aktif bileşene ve ardından katman 1 aşağı çekme direncine bağlanır.

PCB tasarımcıları, PCB tasarımını hızla tamamlamak için topoloji planlama ve kablolama araçlarını nasıl kullanabilir?

Şekil 6: detay 5 topolojisi ile yönlendirmenin sonucu.

Yukarıdaki örneğin sonucu, 17 bitin, tasarımcının katman ve yol yönüne yönelik niyetini temsil eden ve yaklaşık 30 saniyede yakalanabilen dört farklı cihaz tipine göre detaylandırıldığıdır. Ardından yüksek kaliteli otomatik kablolama gerçekleştirilebilir, gerekli süre yaklaşık 10 saniyedir.

Kablolamadan topoloji planlamasına soyutlama düzeyini yükselterek, toplam ara bağlantı süresi büyük ölçüde azaltılır ve tasarımcılar, yoğunluğu ve tasarımı neden ara bağlantı başlamadan önce tamamlama potansiyeline ilişkin gerçekten net bir anlayışa sahiptir, örneğin kablolamayı neden bu noktada bu noktada tutmalısınız? dizayn? Neden planlamaya devam etmiyorsunuz ve arkaya kablolar eklemiyorsunuz? Tam topoloji ne zaman planlanacak? Yukarıdaki örnek dikkate alınırsa, bir planın soyutlanması, her ağda birçok hat segmenti ve birçok delik bulunan 17 ayrı ağ yerine başka bir planla kullanılabilir; bu, bir Mühendislik Değişim Sırası (ECO) düşünüldüğünde özellikle önemli olan bir kavramdır. .

Mühendislik Değişiklik Siparişi (ECO)

Aşağıdaki örnekte FPGA pin çıkışı eksiktir. Tasarım mühendisleri, PCB tasarımcılarını bu konuda bilgilendirdi, ancak zamanlama nedenleriyle, FPGA pin çıkışı tamamlanmadan önce tasarımı mümkün olduğunca ilerletmeleri gerekiyor.

Bilinen pin çıkışı durumunda, PCB tasarımcısı FPGA alanını planlamaya başlar ve aynı zamanda tasarımcı, diğer cihazlardan FPGA’ya giden kabloları dikkate almalıdır. IO’nun FPGA’nın sağ tarafında olması planlandı, ancak şimdi FPGA’nın sol tarafında, pin çıkışının orijinal plandan tamamen farklı olmasına neden oluyor. Tasarımcılar daha yüksek bir soyutlama düzeyinde çalıştıkları için, tüm kabloları FPGA çevresinde hareket ettirme yükünü ortadan kaldırarak ve onu topoloji yolu değişiklikleriyle değiştirerek bu değişiklikleri karşılayabilirler.

Ancak, etkilenen sadece FPG’ler değil; Bu yeni pin çıkışları, ilgili cihazlardan çıkan kabloları da etkiler. Yolun sonu, düz kapsüllenmiş kurşun giriş yolunu yerleştirmek için de hareket eder; Aksi takdirde, bükümlü çift kablolar bükülecek ve yüksek yoğunluklu PCB’de değerli alan israfına neden olacaktır. Bu bitler için büküm, tasarım aşamasının sonunda karşılanamayan kablolama ve delikler için ekstra alan gerektirir. Program sıkı olsaydı, tüm bu rotalarda bu tür ayarlamalar yapmak imkansız olurdu. Buradaki nokta, topoloji planlamasının daha yüksek düzeyde bir soyutlama sağlamasıdır, bu nedenle bu ECO’ları uygulamak çok daha kolaydır.

Tasarımcının amacını takip eden otomatik yönlendirme algoritması, nicelik önceliğine göre bir kalite önceliği belirler. Bir kalite sorunu tespit edilirse, iki nedenden dolayı kalitesiz bir kablolama üretmek yerine bağlantının başarısız olmasına izin vermek oldukça doğrudur. İlk olarak, hatalı bir bağlantıyı bağlamak, bu kablolamayı kötü sonuçlarla ve kablolamayı otomatikleştiren diğer kablolama işlemleriyle temizlemekten daha kolaydır. İkinci olarak, tasarımcının amacı gerçekleştirilir ve bağlantının kalitesinin belirlenmesi tasarımcıya bırakılır. Bununla birlikte, bu fikirler, yalnızca hatalı kablo bağlantılarının nispeten basit ve yerelleştirilmiş olması durumunda faydalıdır.

Bir kablo tesisatının %100 planlı bağlantılara ulaşamaması buna iyi bir örnektir. Kaliteden ödün vermek yerine, bazı bağlantısız kabloları geride bırakarak bazı planlamaların başarısız olmasına izin verin. Tüm teller topoloji planlaması ile yönlendirilir, ancak hepsi bileşen pinlerine yol açmaz. Bu, başarısız bağlantılar için yer olmasını sağlar ve nispeten kolay bir bağlantı sağlar.

Bu makale özeti

Topoloji planlaması, dijital sinyalize PCB tasarım süreci ile çalışan ve tasarım mühendisleri tarafından kolayca erişilebilen bir araçtır, ancak aynı zamanda karmaşık planlama hususları için özel mekansal, katman ve bağlantı akışı yeteneklerine sahiptir. PCB tasarımcıları, tasarım ortamlarına en uygun şekilde bu esnek aracı kimin kullandığına bağlı olarak, tasarımın başında veya tasarım mühendisi IP’lerini aldıktan sonra topoloji planlama aracını kullanabilir.

Topoloji kabloları, yüksek kaliteli kablolama sonuçları sağlamak için tasarımcının planını veya amacını takip eder. Topoloji planlaması, ECO ile karşı karşıya kaldığında, ayrı bağlantılardan çok daha hızlı çalışır, böylece topoloji kablo üreticisinin ECO’yu daha hızlı benimsemesini sağlayarak hızlı ve doğru sonuçlar sağlar.