近年來，為了滿足一些高端消費電子產品小型化的需求，芯片集成度越來越高，BGA管腳間距越來越近（小於等於0.4pitch）， PCB佈局越來越緊湊，佈線密度越來越大。 Anylayer（任意順序）技術是為了在不影響信號完整性等性能的情況下提高設計吞吐量，這就是ALIVH any layer IVH結構多層印製線路板。
任意層通孔技術特點
與HDI技術的特點相比，ALIVH的優勢在於大大增加了設計自由度，層間可以自由打孔，這是HDI技術無法實現的。 一般國內廠商實現的結構比較複雜，即HDI的設計極限是三階HDI板。 由於HDI並未完全採用激光打孔，內層埋孔採用機械孔，孔盤的要求遠大於激光孔，機械孔佔據通過層上的空間。 因此，總的來說，與ALIVH技術的任意鑽孔相比，內芯板的孔徑也可以使用0.2mm的微孔，這仍然是一個很大的差距。 因此，ALIVH板的佈線空間可能比HDI高很多。 同時，ALIVH的成本和加工難度也高於HDI工藝。 如圖3所示，是ALIVH的示意圖。
任何層中過孔的設計挑戰
任意層通孔技術徹底顛覆了傳統的通孔設計方法。 如果還需要在不同層設置過孔，會增加管理難度。 設計工具需要具備智能鑽孔的能力，可以隨意組合拆分。
Cadence在傳統的基於換線層的佈線方式中增加了基於工作層的換線方式，如圖4：可以在工作層面板中勾選可以進行環線的層，然後雙擊孔以選擇任何層進行導線替換。
ALIVH 設計和製版示例：
10層ELIC設計
OMAP4平台
埋地電阻、埋地電容和嵌入式元件
高速接入互聯網和社交網絡需要手持設備的高度集成和小型化。 目前依賴4-n-4 HDI技術。 但是，為了為下一代新技術實現更高的互連密度，在該領域中，將無源甚至有源部件嵌入到 PCB 和基板中即可滿足上述要求。 在設計手機、數碼相機等消費電子產品時，考慮如何將無源和有源部件嵌入到PCB和基板中是當前的設計選擇。 此方法可能略有不同，因為您使用不同的供應商。 嵌入式部件的另一個優點是該技術提供了針對所謂逆向設計的知識產權保護。 Allegro PCB 編輯器可以提供工業解決方案。 Allegro PCB 編輯器還可以與 HDI 板、柔性板和嵌入式部件更緊密地工作。 您可以獲得正確的參數和約束來完成嵌入式零件的設計。 嵌入式設備的設計不僅可以簡化SMT的工藝流程，還可以大大提高產品的清潔度。
埋地電阻和容量設計
埋電阻又稱埋電阻或膜電阻，是將特殊的電阻材料壓在絕緣基板上，然後通過印刷、蝕刻等工藝得到所需的電阻值，然後與PCB其他層一起壓合形成一個平面電阻層。 聚四氟乙烯埋電阻多層印製板常用的製造工藝可以達到要求的電阻。
埋地電容採用電容密度高的材料，減少層間距離，形成足夠大的板間電容，起到電源系統的去耦和濾波作用，從而減少板上所需的分立電容和實現更好的高頻濾波特性。 由於埋地電容的寄生電感很小，其諧振頻率點會優於普通電容或低ESL電容。
由於工藝技術的成熟和供電系統高速設計的需要，埋地電容技術得到越來越多的應用。 使用埋容技術，我們首先要計算平板電容的大小 圖6平板電容計算公式
其中：
C為埋地電容的電容（板電容）
A 是平板的面積。 在大多數設計中，當結構確定時，很難增加平板之間的面積
D_K為板間介質的介電常數，板間電容與介電常數成正比
K為真空介電常數，又稱真空介電常數。 它是一個物理常數，其值為 8.854 187 818 × 10-12 法拉 / M (F / M)；
H是平面之間的厚度，板間電容與厚度成反比。 因此，如果要獲得大電容，就需要減小層間厚度。 3M c-ply埋置電容材料可以實現0.56mil的層間介電厚度，16的介電常數大大增加了板間電容。
經計算，3M c-ply埋置電容材料可實現每平方英寸6.42nf的板間電容。
同時，還需要使用PI仿真工具對PDN的目標阻抗進行仿真，從而確定單板電容設計方案，避免埋地電容和分立電容的冗餘設計。 圖 7 顯示了埋入式電容設計的 PI 仿真結果，只考慮了板間電容的影響，沒有加入離散電容的影響。 可以看出，僅通過增加埋地電容，整個電源阻抗曲線的性能得到了很大的提升，尤其是500MHz以上，這是板級分立濾波電容難以工作的頻段。 板載電容可以有效降低電源阻抗。