如何避免傳輸線效應 高速印刷電路板 設計

一、抑制電磁干擾的方法

信號完整性問題的良好解決方案將提高PCB板的電磁兼容性（EMC）。 其中最重要的一項是確保PCB板有良好的接地。 帶有接地層的信號層是複雜設計的一種非常有效的方法。 此外，盡量減少電路板最外層的信號密度也是減少電磁輻射的好方法。 這種方法可以通過使用“表面積”技術“構建”PCB 設計來實現。 表面積層是通過添加薄絕緣層和微孔的組合來實現的，這些微孔用於在通用工藝 PCB 上穿透這些層。 電阻和電容可以埋在表面之下，單位面積的線密度幾乎增加了一倍，從而減少了PCB的體積。 PCB面積的減少對佈線的拓撲結構有巨大的影響，這意味著電流迴路減少，分支佈線的長度減少，電磁輻射與電流迴路的面積近似成正比； 同時，小尺寸特性意味著可以使用高密度引腳封裝，進而減少導線長度，從而減少電流環路，改善emc特性。

2、嚴格控制關鍵網線的線長

如果設計有高速跳躍邊緣，則必須考慮傳輸線對 PCB 的影響。 現在普遍使用的高時鐘頻率的快速集成電路芯片更是成問題。 解決這個問題有一些基本原則：如果採用CMOS或TTL電路進行設計，工作頻率小於10MHz，佈線長度不應大於7英寸。 如果工作頻率為 50MHz，則電纜長度不應大於 1.5 英寸。 如果工作頻率達到或超過 1MHz，接線長度應為 75 英寸。 GaAs 芯片的最大佈線長度應為 0.3 英寸。 如果超過此值，則存在傳輸線問題。

3、合理規劃佈線拓撲

解決傳輸線效應的另一種方法是選擇正確的路由路徑和終端拓撲。 佈線拓撲是指網線的佈線順序和結構。 當使用高速邏輯器件時，除非分支長度保持非常短，否則邊緣快速變化的信號會被信號幹線的分支扭曲。 一般來說，PCB佈線採用兩種基本拓撲，即菊花鏈佈線和星型佈線。

對於菊花鏈佈線，佈線從驅動端開始，依次到達每個接收端。 如果使用串聯電阻改變信號特性，串聯電阻的位置應靠近驅動端。 菊花鏈佈線是控制佈線高次諧波干擾的最佳選擇。 但是這種佈線傳輸率最低，不容易100%通過。 在實際設計中，我們希望菊花鏈佈線中的分支長度盡可能短，安全長度值應為： Stub Delay < = Tt * 0.1。

例如，高速 TTL 電路中的分支末端應小於 1.5 英寸長。 這種拓撲佔用較少的佈線空間，並且可以通過單個電阻匹配進行端接。 然而，這種佈線結構使得不同信號接收器的信號接收不同步。

星型拓撲可以有效避免時鐘信號同步問題，但是在高密度PCB上手工完成佈線非常困難。 使用自動走線器是完成星形佈線的最佳方式。 每條支路都需要一個終端電阻。 終端電阻值應與導線的特性阻抗相匹配。 這可以手動完成，也可以通過 CAD 工具計算特徵阻抗值和終端匹配電阻值。

雖然在上面的兩個例子中使用了簡單的終端電阻，但在實踐中更複雜的匹配終端是可選的。 第一個選項是 RC 匹配終端。 RC匹配端子可以降低功耗，但只能在信號運行比較穩定的情況下使用。 這種方法最適合時鐘線信號匹配處理。 缺點是RC匹配端的電容可能會影響信號的形狀和傳播速度。

串聯電阻匹配端不會產生額外的功耗，但會減慢信號傳輸速度。 這種方法用於時間延遲不顯著的總線驅動電路。 串聯電阻匹配端子還具有減少板上使用的器件數量和連接密度的優點。

最後一種方法是分離匹配端，其中匹配元件需要放置在接收端附近。 它的優點是不會拉低信號，可以很好的避免噪聲。 通常用於 TTL 輸入信號（ACT、HCT、FAST）。

此外，還必須考慮終端匹配電阻的封裝類型和安裝類型。 SMD表面貼裝電阻的電感一般比通孔元件低，所以SMD封裝元件是首選。 普通直插電阻器也有兩種安裝方式：立式和臥式。

在垂直安裝方式下，電阻的安裝引腳較短，減少了電阻與電路板之間的熱阻，使電阻熱量更容易散發到空氣中。 但較長的垂直安裝會增加電阻的電感。 由於安裝較低，水平安裝具有較低的電感。 但是，過熱的電阻會漂移，最壞的情況下，電阻會開路，導致PCB佈線終端匹配失敗，成為潛在的故障因素。

4. 其他適用技術

為減少IC電源的瞬態電壓過衝，IC芯片應加去耦電容。 這有效地消除了毛刺對電源的影響，並減少了印製板上電源迴路的輻射。

當去耦電容器直接連接到集成電路的電源腿而不是連接到電源層時，毛刺平滑效果最好。 這就是為什麼有些設備的插座中有去耦電容，而另一些則要求去耦電容和設備之間的距離足夠小。

任何高速和高功耗的設備都應盡可能放置在一起，以減少電源電壓的瞬態過衝。

在沒有電源層的情況下，長電源線在信號和迴路之間形成迴路，作為輻射源和感應電路。

不通過同一網線或其他佈線形成環路的佈線稱為開環。 如果環路通過同一條網線，其他路由形成一個閉環。 在這兩種情況下，都會發生天線效應（線天線和環形天線）。