In HDI PCB tốc độ cao thiết kế, thông qua thiết kế là một yếu tố quan trọng. Nó bao gồm một lỗ, một vùng đệm xung quanh lỗ và một vùng cách ly của lớp POWER, thường được chia thành ba loại: lỗ mù, lỗ chôn và lỗ xuyên qua. Trong quá trình thiết kế PCB, thông qua việc phân tích điện dung ký sinh và điện cảm ký sinh của vias, một số lưu ý trong thiết kế vias PCB tốc độ cao được tóm tắt.

Hiện nay, thiết kế PCB tốc độ cao được sử dụng rộng rãi trong truyền thông, máy tính, đồ họa và xử lý hình ảnh và các lĩnh vực khác. Tất cả các thiết kế sản phẩm điện tử giá trị gia tăng công nghệ cao đều theo đuổi các tính năng như tiêu thụ điện năng thấp, bức xạ điện từ thấp, độ tin cậy cao, thu nhỏ và trọng lượng nhẹ. Để đạt được các mục tiêu trên, thông qua thiết kế là một yếu tố quan trọng trong thiết kế PCB tốc độ cao.

1. Qua
Via là một yếu tố quan trọng trong thiết kế PCB nhiều lớp. A via chủ yếu bao gồm ba phần, một là lỗ; vùng còn lại là vùng đệm xung quanh lỗ; và thứ ba là vùng cách ly của lớp POWER. Quá trình của lỗ thông là để tấm một lớp kim loại trên bề mặt hình trụ của thành lỗ của lỗ thông qua quá trình lắng đọng hóa học để kết nối lá đồng cần được kết nối với các lớp giữa, và mặt trên và mặt dưới của lỗ thông qua được làm thành các miếng đệm thông thường Hình dạng có thể được kết nối trực tiếp với các đường ở mặt trên và mặt dưới, hoặc không kết nối. Vias có thể đóng vai trò kết nối điện, cố định hoặc thiết bị định vị.

Vias thường được chia thành ba loại: lỗ mù, lỗ chôn và lỗ xuyên qua.

Các lỗ mù nằm trên bề mặt trên và dưới của bảng mạch in và có độ sâu nhất định. Chúng được sử dụng để kết nối đường bề mặt và đường bên dưới bên trong. Chiều sâu của lỗ và đường kính của lỗ thường không vượt quá một tỷ lệ nhất định.

Lỗ chôn là lỗ kết nối nằm ở lớp bên trong của bảng mạch in, không mở rộng ra bề mặt của bảng mạch.

Vias mù và vias bị chôn vùi đều nằm ở lớp bên trong của bảng mạch, được hoàn thành bằng quy trình tạo lỗ trước khi cán và một số lớp bên trong có thể được chồng lên nhau trong quá trình hình thành vias.

Các lỗ xuyên qua toàn bộ bảng mạch, có thể được sử dụng để kết nối nội bộ hoặc như một lỗ định vị lắp đặt của linh kiện. Vì xuyên lỗ dễ thực hiện hơn trong quy trình và chi phí thấp hơn, nên nói chung các bảng mạch in sử dụng xuyên lỗ.

2. Điện dung ký sinh của vias
Bản thân via có điện dung ký sinh với đất. Nếu đường kính của lỗ cách ly trên lớp đất của tấm qua là D2, đường kính của tấm lót là D1, độ dày của PCB là T và hằng số điện môi của tấm nền là ε, thì điện dung ký sinh của qua tương tự như:

C = 1.41εTD1 / (D2-D1)

Tác dụng chính của điện dung ký sinh của lỗ qua trên mạch là kéo dài thời gian tăng của tín hiệu và giảm tốc độ của mạch. Giá trị điện dung càng nhỏ thì hiệu càng nhỏ.

3. Cảm kháng ký sinh của vias
Bản thân via có điện cảm ký sinh. Trong thiết kế mạch kỹ thuật số tốc độ cao, tác hại do điện cảm ký sinh của qua thường lớn hơn ảnh hưởng của điện dung ký sinh. Điện cảm nối tiếp ký sinh của qua sẽ làm suy yếu chức năng của tụ điện bỏ qua và làm suy yếu hiệu quả lọc của toàn bộ hệ thống điện. Nếu L là độ tự cảm của qua, h là chiều dài của qua và d là đường kính của lỗ tâm, thì độ tự cảm ký sinh của qua tương tự như:

L = 5.08 giờ ［ln (4 giờ / ngày) 1］

Có thể thấy từ công thức rằng đường kính của qua có ảnh hưởng nhỏ đến độ tự cảm và chiều dài của qua có ảnh hưởng lớn nhất đến độ tự cảm.

4. Không thông qua công nghệ
Vias không thông qua bao gồm vias mù và vias bị chôn vùi.

Trong công nghệ không thông qua, việc áp dụng vias mù và vias chôn giấu có thể làm giảm đáng kể kích thước và chất lượng của PCB, giảm số lớp, cải thiện khả năng tương thích điện từ, tăng đặc tính của sản phẩm điện tử, giảm chi phí và cũng công việc thiết kế đơn giản và nhanh chóng hơn. Trong thiết kế và xử lý PCB truyền thống, việc thông qua các lỗ có thể mang lại nhiều vấn đề. Đầu tiên, chúng chiếm một lượng lớn không gian hiệu dụng và thứ hai, một số lượng lớn các lỗ xuyên được đóng gói dày đặc ở một nơi, điều này cũng tạo ra một trở ngại lớn đối với hệ thống dây điện lớp bên trong của PCB nhiều lớp. Những lỗ xuyên qua này chiếm không gian cần thiết cho hệ thống dây điện và chúng xuyên qua nguồn điện và mặt đất một cách sâu sắc. Bề mặt của lớp dây cũng sẽ phá hủy đặc tính trở kháng của lớp dây nối đất và làm cho lớp dây nối đất mất tác dụng. Và phương pháp khoan cơ học thông thường sẽ cho khối lượng công việc gấp 20 lần so với công nghệ lỗ không xuyên.

Trong thiết kế PCB, mặc dù kích thước của các tấm đệm và vias đã giảm dần, nhưng nếu độ dày của lớp bo mạch không giảm theo tỷ lệ, thì tỷ lệ khung hình của lỗ xuyên sẽ tăng lên và việc tăng tỷ lệ khung hình của lỗ xuyên sẽ giảm. độ tin cậy. Với sự trưởng thành của công nghệ khoan laser tiên tiến và công nghệ khắc khô plasma, có thể ứng dụng các lỗ mù nhỏ không xuyên thấu và các lỗ chôn nhỏ. Nếu đường kính của các vias không xuyên thủng này là 0.3mm, các thông số ký sinh sẽ là Khoảng 1/10 so với lỗ thông thường ban đầu, điều này giúp cải thiện độ tin cậy của PCB.

Do không thông qua công nghệ, có rất ít vias lớn trên PCB, có thể cung cấp nhiều không gian hơn cho các dấu vết. Không gian còn lại có thể được sử dụng cho mục đích che chắn diện tích lớn để cải thiện hiệu suất EMI / RFI. Đồng thời, không gian còn lại cũng có thể được sử dụng cho lớp bên trong để che chắn một phần thiết bị và các cáp mạng quan trọng, để nó có hiệu suất điện tốt nhất. Việc sử dụng vias không thông qua giúp dễ dàng hơn để làm tan các chân thiết bị, giúp dễ dàng định tuyến các thiết bị có mật độ cao (chẳng hạn như các thiết bị đóng gói BGA), rút ​​ngắn chiều dài dây và đáp ứng các yêu cầu về thời gian của mạch tốc độ cao .

5. Thông qua lựa chọn trong PCB thông thường
Trong thiết kế PCB thông thường, điện dung ký sinh và độ tự cảm ký sinh của qua có rất ít ảnh hưởng đến thiết kế PCB. Đối với thiết kế PCB 1-4 lớp, 0.36mm / 0.61mm / 1.02mm (lỗ khoan / vùng cách ly / POWER thường được chọn)) Vias tốt hơn. Đối với các đường dây tín hiệu có yêu cầu đặc biệt (như đường dây điện, đường dây đất, đường dây đồng hồ, v.v.), có thể sử dụng vias 0.41mm / 0.81mm / 1.32mm hoặc có thể lựa chọn vias có kích thước khác tùy theo tình hình thực tế.

6. Thông qua thiết kế trong PCB tốc độ cao
Qua những phân tích trên về đặc điểm ký sinh của vias, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, những vias tưởng chừng như đơn giản lại thường mang lại những tác động tiêu cực lớn đến thiết kế mạch. Để giảm các tác động bất lợi do tác động ký sinh của vias gây ra, có thể thực hiện những điều sau trong thiết kế:

(1) Chọn một hợp lý thông qua kích thước. Đối với thiết kế PCB mật độ chung nhiều lớp, tốt hơn nên sử dụng 0.25mm / 0.51mm / 0.91mm (lỗ khoan / miếng đệm / khu vực cách ly POWER) vias; đối với một số PCB mật độ cao, 0.20mm / 0.46 cũng có thể được sử dụng mm / 0.86mm vias, bạn cũng có thể thử vias không xuyên qua; đối với nguồn hoặc vias nối đất, bạn có thể cân nhắc sử dụng kích thước lớn hơn để giảm trở kháng;

(2) Khu vực cách ly POWER càng lớn càng tốt, xem xét mật độ thông qua trên PCB, nói chung D1 = D2 0.41;

(3) Cố gắng không thay đổi các lớp của dấu vết tín hiệu trên PCB, có nghĩa là giảm thiểu vias;

(4) Việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của qua;

(5) Các chân nguồn và chân nối đất phải được thực hiện thông qua các lỗ gần đó. Dây dẫn giữa lỗ qua và chốt càng ngắn càng tốt, vì chúng sẽ làm tăng độ tự cảm. Đồng thời, dây nguồn và dây nối đất nên càng dày càng tốt để giảm trở kháng;

(6) Đặt một số vias nối đất gần vias của lớp tín hiệu để cung cấp một vòng lặp khoảng cách ngắn cho tín hiệu.

Tất nhiên, các vấn đề cụ thể cần được phân tích chi tiết khi thiết kế. Xem xét cả chi phí và chất lượng tín hiệu một cách toàn diện, trong thiết kế PCB tốc độ cao, các nhà thiết kế luôn hy vọng rằng lỗ thông qua càng nhỏ càng tốt, để có nhiều không gian đi dây hơn trên bo mạch. Ngoài ra, lỗ via càng nhỏ, riêng của nó Điện dung ký sinh càng nhỏ, càng phù hợp với mạch tốc độ cao. Trong thiết kế PCB mật độ cao, việc sử dụng vias không thông qua và giảm kích thước vias cũng làm tăng chi phí và kích thước vias không thể giảm vô thời hạn. Nó bị ảnh hưởng bởi quá trình khoan và mạ điện của các nhà sản xuất PCB. Các hạn chế kỹ thuật cần được cân nhắc cân bằng khi thiết kế PCB tốc độ cao.