ווי צו פּלאַן פּקב מיינונג עלעמענטן?

In design, layout is an important part. The quality of the layout result will directly affect the effect of the wiring, so it can be considered that a reasonable layout is the first step to a successful פּקב design. Especially the pre-layout is the process of thinking about the entire circuit board, signal flow, heat dissipation, structure and other structures. If the pre-layout fails, no amount of effort will be needed.

יפּקב

PCB layout design The design process flow of printed circuit boards includes schematic design, electronic component database registration, design preparation, block division, electronic component configuration, configuration confirmation, wiring and final inspection. In the process of the process, no matter which process is found to be a problem, it must be returned to the previous process for reconfirmation or correction.

דער אַרטיקל ערשטער ינטראַדוסיז די כּללים און טעקניקס פון די פּקב אויסלייג פּלאַן, און דערנאָך דערקלערט ווי צו פּלאַן און דורכקוקן די פּקב אויסלייג, פֿון די DFM רעקווירעמענץ פון די אויסלייג, טערמאַל פּלאַן רעקווירעמענץ, רעקווירעמענץ פֿאַר סיגנאַל אָרנטלעכקייַט, EMC רעקווירעמענץ, שיכטע סעטטינגס און מאַכט ערד אָפּטייל רעקווירעמענץ, און מאַכט מאַדזשולז. די רעקווירעמענץ און אנדערע אַספּעקץ וועט זיין אַנאַלייזד אין דעטאַל, און נאָכגיין די רעדאַקטאָר צו געפֿינען די דעטאַילס.

פּקב אויסלייג פּלאַן כּללים

1. אונטער נאָרמאַל צושטאנדן, אַלע קאַמפּאָונאַנץ זאָל זיין עריינדזשד אויף דער זעלביקער ייבערפלאַך פון די קרייַז ברעט. בלויז ווען די שפּיץ-מדרגה קאַמפּאָונאַנץ זענען צו געדיכט, עטלעכע דעוויסעס מיט לימיטעד הייך און נידעריק היץ דזשענעריישאַן, אַזאַ ווי שפּאָן רעסיסטאָרס, שפּאָן קאַפּאַסאַטערז און שפּאָן קאַפּאַסאַטערז, קענען זיין אינסטאַלירן. טשיפּ יק, אאז”ו ו זענען געשטעלט אויף דער נידעריקער שיכטע.

2. אונטער די האַנאָכע פון ​​ינשורינג די עלעקטריקאַל פאָרשטעלונג, די קאַמפּאָונאַנץ זאָל זיין געשטעלט אויף די גריד און עריינדזשד פּאַראַלעל אָדער פּערפּענדיקולאַר צו יעדער אנדערער אין סדר צו זיין ציכטיק און שיין. אונטער נאָרמאַל צושטאנדן, די קאַמפּאָונאַנץ זענען נישט ערלויבט צו אָוווערלאַפּ; די אָרדענונג פון די קאַמפּאָונאַנץ זאָל זיין סאָליד, און די קאַמפּאָונאַנץ זאָל זיין עריינדזשד אויף די גאנצע אויסלייג. די פאַרשפּרייטונג איז מונדיר און געדיכט.

3. The minimum distance between adjacent land patterns of different components on the circuit board should be above 1mm.

4. די ווייַטקייט פון די ברעג פון די קרייַז ברעט איז בכלל נישט ווייניקער ווי 2 מם. דער בעסטער פאָרעם פון די קרייַז ברעט איז רעקטאַנגגיאַלער, און די אַספּעקט פאַרהעלטעניש איז 3: 2 אָדער 4: 3. ווען די גרייס פון דעם קרייַז ברעט איז גרעסער ווי 200 מם דורך 150 מם, באַטראַכטן וואָס די קרייַז ברעט קענען וויטסטאַנד מעטשאַניקאַל שטאַרקייַט.

PCB layout design skills

אין די אויסלייג פּלאַן פון די פּקב, די וניץ פון די קרייַז ברעט זאָל זיין אַנאַלייזד, און די אויסלייג פּלאַן זאָל זיין באזירט אויף די סטאַרטינג פונקציע. ווען ארויפלייגן אַלע די קאַמפּאָונאַנץ פון די קרייַז, די פאלגענדע פּרינסאַפּאַלז זאָל זיין באגעגנט:

1. צולייגן די שטעלע פון ​​יעדער פאַנגקשאַנאַל קרייַז אַפּאַראַט לויט די קרייַז לויפן, אַזוי אַז די אויסלייג איז באַקוועם פֿאַר סיגנאַל סערקיאַליישאַן, און דער סיגנאַל איז געהאלטן אין דער זעלביקער ריכטונג ווי פיל ווי מעגלעך [1].

2. Take the core components of each functional unit as the center and lay out around him. The components should be uniformly, integrally and compactly arranged on the PCB to minimize and shorten the leads and connections between the components.

3. פֿאַר סערקאַץ אַפּערייטינג אין הויך פריקוואַנסיז, די פאַרשפּרייטונג פּאַראַמעטערס צווישן קאַמפּאָונאַנץ מוזן זיין קאַנסידערד. אין אַלגעמיין סערקאַץ, קאַמפּאָונאַנץ זאָל זיין עריינדזשד אין פּאַראַלעל ווי פיל ווי מעגלעך, וואָס איז ניט בלויז שיין, אָבער אויך גרינג צו ינסטאַלירן און גרינג צו מאַסע פּראָדוצירן.

ווי צו פּלאַן און דורכקוקן די פּקב אויסלייג

1. DFM requirements for layout

1. די אָפּטימאַל פּראָצעס מאַרשרוט איז באשלאסן, און אַלע דעוויסעס זענען געשטעלט אויף די ברעט.

2. The origin of the coordinates is the intersection of the left and lower extension lines of the board frame, or the lower left pad of the lower left socket.

3. The actual size of the PCB, the location of the positioning device, etc. are consistent with the process structure element map, and the device layout of the area with restricted device height requirements meets the requirements of the structure element map.

4. די שטעלע פון ​​די רעדל באַשטימען, באַשטעטיק מיטל, גראדן ליכט, אאז”ו ו איז צונעמען, און די שעפּן באַר טוט נישט אַרייַנמישנ זיך מיט די אַרומיק דעוויסעס.

5. די ויסווייניקסט ראַם פון די ברעט האט אַ גלאַט ראַדיאַן פון 197מיל, אָדער איז דיזיינד לויט די סטראַקטשעראַל גרייס צייכענונג.

6. פּראָסט באָרדז האָבן 200 מיל פּראָצעס עדזשאַז; די לינקס און רעכט זייטן פון די באַקפּליין האָבן פּראָצעס עדזשאַז גרעסער ווי 400מיל, און די אויבערשטער און נידעריקער זייטן האָבן פּראָצעס עדזשאַז גרעסער ווי 680מיל. די פּלייסמאַנט פון די מיטל איז נישט קאָנפליקט מיט די פֿענצטער עפן שטעלע.

7. All kinds of additional holes (ICT positioning hole 125mil, handle bar hole, elliptical hole and fiber holder hole) that need to be added are all missing and set correctly.

8. די מיטל שטיפט פּעך, מיטל ריכטונג, מיטל פּעך, מיטל ביבליאָטעק, אאז”ו ו וואָס האָבן שוין פּראַסעסט דורך כוואַליע סאַדערינג נעמען אין חשבון די באדערפענישן פון כוואַליע סאַדערינג.

9. The device layout spacing meets the assembly requirements: surface mount devices are greater than 20mil, IC is greater than 80mil, and BGA is greater than 200mil.

10. די קרימפּינג טיילן האָבן מער ווי 120 מילז אין די קאָמפּאָנענט ייבערפלאַך ווייַטקייט, און עס איז קיין מיטל אין די דורכפאָר געגנט פון די קרימפּינג טיילן אויף די וועלדינג ייבערפלאַך.

11. עס זענען קיין קורץ דעוויסעס צווישן הויך דעוויסעס, און קיין לאַטע דיווייסאַז און קורץ און קליין ינטערפּאָסינג דעוויסעס זענען געשטעלט ין 5 מם צווישן דעוויסעס מיט אַ הייך גרעסער ווי 10 מם.

12. פּאָליאַר דעוויסעס האָבן פּאָולעראַטי סילקסקרין לאָגאָס. די X און Y אינסטרוקציעס פון דער זעלביקער טיפּ פון פּאָולערייזד צאַפּן-אין קאַמפּאָונאַנץ זענען די זעלבע.

13. All devices are clearly marked, no P*, REF, etc. are not clearly marked.

14. עס זענען 3 פּאַזישאַנינג קורסאָרס אויף די ייבערפלאַך מיט SMD דעוויסעס, וואָס זענען געשטעלט אין אַ “ל” פאָרעם. די דיסטאַנסע צווישן די צענטער פון די פּאַזישאַנינג לויפֿער און די ברעג פון די ברעט איז גרעסער ווי 240 מיל.

15. אויב איר דאַרפֿן צו טאָן באָרדינג פּראַסעסינג, די אויסלייג איז באטראכט צו פאַסילאַטייט די באָרדינג און פּקב פּראַסעסינג און פֿאַרזאַמלונג.

16. די טשיפּט עדזשאַז (אַבנאָרמאַל עדזשאַז) זאָל זיין אָנגעפילט דורך מיטל פון מילינג גרוווז און שטעמפּל האָלעס. דער שטעמפּל לאָך איז אַ ניט-מעטאַלייזד פּאָסל, בכלל 40 מיל אין דיאַמעטער און 16 מיל פון די ברעג.

17. The test points used for debugging have been added in the schematic diagram, and they are placed appropriately in the layout.

רגע, די טערמאַל פּלאַן באדערפענישן פון די אויסלייג

1. Heating components and exposed components of the casing are not in close proximity to wires and heat-sensitive components, and other components should also be properly kept away.

2. The placement of the radiator takes into account the convection problem, and there is no interference of high components in the projection area of ​​the radiator, and the range is marked on the mounting surface with silk screen.

3. די אויסלייג נעמט אין חשבון די גלייַך און גלאַט היץ דיסיפּיישאַן טשאַנאַלז.

4. די עלעקטראָליטיק קאַפּאַסאַטער זאָל זיין רעכט אפגעשיידט פון די הויך-היץ מיטל.

5. באַטראַכטן די היץ דיסיפּיישאַן פון הויך-מאַכט דיווייסאַז און דיווייסאַז אונטער די גוססעט.

דריט, די סיגנאַל אָרנטלעכקייַט באדערפענישן פון די אויסלייג

1. The start-end matching is close to the sending device, and the end matching is close to the receiving device.

2. Place decoupling capacitors close to related devices

3. Place crystals, crystal oscillators and clock drive chips close to related devices.

4. הויך-גיכקייַט און נידעריק-גיכקייַט, דיגיטאַל און אַנאַלאָג זענען עריינדזשד סעפּעראַטלי לויט מאַדזשולז.

5. באַשטימען די טאָפּאָלאָגיקאַל סטרוקטור פון די ויטאָבוס באזירט אויף די אַנאַליסיס און סימיאַליישאַן רעזולטאַטן אָדער די יגזיסטינג דערפאַרונג צו ענשור אַז די סיסטעם באדערפענישן זענען באגעגנט.

6. If it is to modify the board design, simulate the signal integrity problem reflected in the test report and give a solution.

7. The layout of the synchronous clock bus system meets the timing requirements.

פיר, EMC באדערפענישן

1. Inductive devices that are prone to magnetic field coupling, such as inductors, relays, and transformers, should not be placed close to each other. When there are multiple inductance coils, the direction is vertical and they are not coupled.

2. אין סדר צו ויסמייַדן ילעקטראָומאַגנעטיק ינטערפיראַנס צווישן די מיטל אויף די וועלדינג ייבערפלאַך פון די איין ברעט און די שכייניש איין ברעט, קיין שפּירעוודיק דעוויסעס און שטאַרק ראַדיאַציע דעוויסעס זאָל זיין געשטעלט אויף די וועלדינג ייבערפלאַך פון די איין ברעט.

3. The interface components are placed close to the edge of the board, and appropriate EMC protection measures have been taken (such as shielding shells, hollowing out of the power supply ground, etc.) to improve the EMC capability of the design.

4. דער שוץ קרייַז איז געשטעלט לעבן די צובינד קרייַז, נאָך דער פּרינציפּ פון ערשטער שוץ און דעמאָלט פֿילטרירונג.

5. די דיסטאַנסע פון ​​די שילדינג גוף און די שילדינג שאָל צו די שילדינג גוף און שילדינג דעקן שאָל איז מער ווי 500 מילז פֿאַר די דעוויסעס מיט הויך טראַנסמיטינג מאַכט אָדער ספּעציעל שפּירעוודיק (אַזאַ ווי קריסטאַל אַסאַלייטערז, קריסטאַלז, אאז”ו ו).

6. A 0.1uF capacitor is placed near the reset line of the reset switch to keep the reset device and reset signal away from other strong devices and signals.

Five, layer setting and power supply and ground division requirements

1. ווען צוויי סיגנאַל לייַערס זענען גלייַך שכייניש צו יעדער אנדערער, ​​ווערטיקאַל וויירינג כּללים מוזן זיין דיפיינד.

2. די הויפּט מאַכט שיכטע איז שכייניש צו זייַן קאָראַספּאַנדינג ערד שיכטע ווי פיל ווי מעגלעך, און די מאַכט שיכטע מיץ די 20H הערשן.

3. Each wiring layer has a complete reference plane.

4. מולטי-שיכטע באָרדז זענען לאַמאַנייטאַד און די האַרץ מאַטעריאַל (CORE) איז סאַמעטריקאַל צו פאַרמייַדן וואָרפּינג געפֿירט דורך אַניוואַן פאַרשפּרייטונג פון קופּער הויט געדיכטקייַט און אַסיממעטריק גרעב פון די מיטל.

5. די גרעב פון די ברעט זאָל נישט יקסיד 4.5מם. פֿאַר יענע מיט אַ גרעב גרעסער ווי 2.5 מם (באַקפּלאַן גרעסער ווי 3 מם), די טעקנישאַנז זאָל האָבן באשטעטיקט אַז עס איז קיין פּראָבלעם מיט די פּקב פּראַסעסינג, פֿאַרזאַמלונג און ויסריכט, און די גרעב פון די פּיסי קאָרט ברעט איז 1.6 מם.

6. ווען די גרעב-צו-דיאַמעטער פאַרהעלטעניש פון די וויאַ איז גרעסער ווי 10:1, עס וועט זיין באשטעטיקט דורך די פּקב פאַבריקאַנט.

7. The power and ground of the optical module are separated from other power and ground to reduce interference.

8. די מאַכט און ערד פּראַסעסינג פון שליסל קאַמפּאָונאַנץ טרעפן די באדערפענישן.

9. ווען ימפּידאַנס קאָנטראָל איז פארלאנגט, די שיכטע באַשטעטיקן פּאַראַמעטערס טרעפן די באדערפענישן.

Six, power module requirements

1. דער אויסלייג פון די מאַכט צושטעלן טייל ינשורז אַז די אַרייַנשרייַב און רעזולטאַט שורות זענען גלאַט און טאָן ניט קרייַז.

2. ווען די איין ברעט סאַפּלייז מאַכט צו די סובבאָרד, שטעלן די קאָראַספּאַנדינג פילטער קרייַז לעבן די מאַכט ווענטיל פון די איין ברעט און די מאַכט ינלעט פון די סובבאָרד.

זיבן, אנדערע באדערפענישן

1. די אויסלייג נעמט אין חשבון די קוילעלדיק סמודנאַס פון די וויירינג, און די הויפּט דאַטן לויפן איז גלייַך.

2. סטרויערן די שטיפט אַסיינמאַנץ פון די יקסקלוזשאַן, FPGA, EPLD, ויטאָבוס שאָפער און אנדערע דעוויסעס לויט די אויסלייג רעזולטאַטן צו אַפּטאַמייז די אויסלייג.

3. דער אויסלייג נעמט אין חשבון די צונעמען פאַרגרעסערן פון די פּלאַץ אין די געדיכט וויירינג צו ויסמיידן די סיטואַציע אַז עס קענען ניט זיין ראַוטיד.

4. אויב ספּעציעל מאַטעריאַלס, ספּעציעל דעוויסעס (אַזאַ ווי 0.5ממבגאַ, אאז”ו ו) און ספּעציעל פּראַסעסאַז זענען אנגענומען, די עקספּרעס צייַט און פּראַסעסאַביליטי זענען גאָר באַטראַכט און באשטעטיקט דורך פּקב מאַניאַפאַקטשערערז און פּראָצעס פּערסאַנעל.

5. די שטיפט קאָראַספּאַנדינג שייכות פון די גוססעט קאַנעקטער איז באשטעטיקט צו פאַרמייַדן די ריכטונג און אָריענטירונג פון די גוססעט קאַנעקטער פון ריווערסט.

6. If there are ICT test requirements, consider the feasibility of adding ICT test points during layout, so as to avoid difficulty in adding test points during the wiring phase.

7. When a high-speed optical module is included, the layout of the optical port transceiver circuit is prioritized.

8. נאָך די אויסלייג איז געענדיקט, אַ 1: 1 פֿאַרזאַמלונג צייכענונג איז צוגעשטעלט פֿאַר די פּרויעקט פּערסאַנעל צו קאָנטראָלירן צי די סעלעקציע פון ​​די מיטל פּעקל איז ריכטיק קעגן די מיטל ענטיטי.

9. ביים עפן פונעם פענצטער האט מען באטראכט די אינעווייניקסטע עראפלאן פאר צוריקציען, און מען האט איינגעשטעלט א פאסיגע פארבאט געגנט פון וויירינג.