如何避免传输线效应 高速印刷电路板 设计

一、抑制电磁干扰的方法

信号完整性问题的良好解决方案将提高PCB板的电磁兼容性（EMC）。 其中最重要的一项是确保PCB板有良好的接地。 带有接地层的信号层是复杂设计的一种非常有效的方法。 此外，尽量减少电路板最外层的信号密度也是减少电磁辐射的好方法。 这种方法可以通过使用“表面积”技术“构建”PCB 设计来实现。 表面积层是通过添加薄绝缘层和微孔的组合来实现的，这些微孔用于在通用工艺 PCB 上穿透这些层。 电阻和电容可以埋在表面之下，单位面积的线密度几乎增加了一倍，从而减少了PCB的体积。 PCB面积的减少对布线的拓扑结构有巨大的影响，这意味着电流回路减少，分支布线的长度减少，电磁辐射与电流回路的面积近似成正比； At the same time, the small size characteristics mean that high-density pin packages can be used, which in turn reduces the length of the wire, thus reducing the current loop and improving emc characteristics.

2. Strictly control the cable lengths of key network cables

If the design has a high speed jump edge, the transmission line effect on the PCB must be considered. 现在普遍使用的高时钟频率的快速集成电路芯片更是成问题。 解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度不应大于7英寸。 If the operating frequency is 50MHz, the cable length should not be greater than 1.5 inches. Wiring length should be 1 inch if operating frequency reaches or exceeds 75MHz. GaAs 芯片的最大布线长度应为 0.3 英寸。 如果超过此值，则存在传输线问题。

3、合理规划布线拓扑

Another way to solve the transmission line effect is to choose the correct routing path and terminal topology. 布线拓扑是指网线的布线顺序和结构。 当使用高速逻辑器件时，除非分支长度保持非常短，否则边缘快速变化的信号将被信号干线的分支扭曲。 PCB布线一般采用菊花链布线和星型布线两种基本拓扑。

对于菊花链布线，布线从驱动端开始，依次到达每个接收端。 如果使用串联电阻改变信号特性，串联电阻的位置应靠近驱动端。 菊花链布线是控制布线高次谐波干扰的最佳选择。 但是这种布线传输率最低，不容易100%通过。 在实际设计中，我们希望菊花链布线中的分支长度尽可能短，安全长度值应为： Stub Delay < = Tt * 0.1。

例如，高速 TTL 电路中的分支末端应小于 1.5 英寸长。 这种拓扑占用较少的布线空间，并且可以通过单个电阻匹配进行端接。 然而，这种布线结构使得不同信号接收器的信号接收不同步。

The star topology can effectively avoid the problem of clock signal synchronization, but it is very difficult to finish the wiring manually on the PCB with high density. 使用自动走线器是完成星形布线的最佳方式。 A terminal resistor is required on each branch. The value of the terminal resistance should match the characteristic impedance of the wire. 这可以手动完成，也可以通过 CAD 工具计算特征阻抗值和终端匹配电阻值。

While simple terminal resistors are used in the two examples above, a more complex matching terminal is optional in practice. 第一个选项是 RC 匹配终端。 RC匹配端子可以降低功耗，但只能在信号运行比较稳定的情况下使用。 这种方法最适合时钟线信号匹配处理。 缺点是RC匹配端的电容可能会影响信号的形状和传播速度。

The series resistor matching terminal incurs no additional power consumption, but slows down signal transmission. This approach is used in bus-driven circuits where time delays are not significant. 串联电阻匹配端子还具有减少板上使用的器件数量和连接密度的优点。

The final method is to separate the matching terminal, in which the matching element needs to be placed near the receiving end. 它的优点是不会拉低信号，可以很好的避免噪声。 通常用于 TTL 输入信号（ACT、HCT、FAST）。

In addition, the package type and installation type of the terminal matching resistor must be considered. SMD surface mount resistors generally have lower inductance than through-hole components, so SMD package components are preferred. There are also two installation modes for ordinary straight plug resistors: vertical and horizontal.

在垂直安装方式下，电阻的安装引脚较短，减少了电阻与电路板之间的热阻，使电阻热量更容易散发到空气中。 但较长的垂直安装会增加电阻的电感。 由于安装较低，水平安装具有较低的电感。 However, the overheated resistance will drift, and in the worst case, the resistance will become open, resulting in PCB wiring termination matching failure, becoming a potential failure factor.

4. 其他适用技术

为减少IC电源的瞬态电压过冲，IC芯片应加去耦电容。 这有效地消除了毛刺对电源的影响，并减少了印制板上电源回路的辐射。

当去耦电容器直接连接到集成电路的电源腿而不是连接到电源层时，毛刺平滑效果最好。 这就是为什么有些设备的插座中有去耦电容，而另一些则要求去耦电容和设备之间的距离足够小。

任何高速和高功耗的设备都应尽可能放置在一起，以减少电源电压的瞬态过冲。

在没有电源层的情况下，长电源线在信号和回路之间形成回路，作为辐射源和感应电路。

不通过同一网线或其他布线形成环路的布线称为开环。 如果环路通过同一根网线，则其他路由形成一个闭环。 在这两种情况下，都会出现天线效应（线天线和环形天线）。