PCB Design vun gemëscht Signal Circuit ass ganz komplizéiert. De Layout an d’Verdranung vun de Komponenten an d’Veraarbechtung vun der Energieversuergung a vum Buedemdraht beaflossen direkt d’Performance vum Circuit an d’elektromagnetesch Kompatibilitéit. De Partition Design vum Buedem a Stroumversuergung, deen an dësem Pabeier agefouert gëtt, kann d’Performance vu gemëschte Signalkreesser optimiséieren.

Wéi reduzéieren ech d’Interferenz tëscht digitalen an analoge Signaler? Zwee Grondprinzipien vun der elektromagnetescher Kompatibilitéit (EMC) musse virum Design verstane ginn: den éischte Prinzip ass d’Gebitt vun der aktueller Loop ze minimiséieren; Den zweete Prinzip ass datt de System nëmmen eng Referenzfläch benotzt. Am Géigendeel, wann de System zwee Referenzfliger huet, ass et méiglech eng Dipolantenne ze bilden (Notiz: d’Stralung vun enger klenger Dipolantenne ass proportional zu der Längt vun der Linn, dem Betrag vum Stroum an der Frequenz). Wann d’Signal net duerch déi klengst méiglech Loop zréckkënnt, kann eng grouss kreesfërmeg Antenne geformt ginn. Vermeit souwuel an Ärem Design sou vill wéi méiglech.

Et gouf virgeschloen den digitale Buedem an den analoge Buedem op der gemëschte Signal Circuit Board ze trennen fir Isolatioun tëscht dem digitale Buedem an dem analoge Buedem z’erreechen. Och wann dës Approche machbar ass, huet et vill potenziell Problemer, besonnesch a grousse a komplexe Systemer. De kriteschste Problem ass net d’Partitionspaltverdrahtung ze iwwerschreiden, eemol d’Partitionspaltverdrahtung gekräizt ass, wäerten d’elektromagnetesch Stralung an d’Signaliwwerschlag dramatesch eropgoen. De stäerkste gemeinsam Problem am PCB Design ass EMI Problem verursaacht duerch Signal Linn Kräizgang de Buedem oder Energieversuergung.

Wéi an der Figur 1 gewisen, benotze mir déi uewe genannte Segmentéierungsmethod, an d’Signallinn spant de Spalt tëscht den zwee Buedem, wat ass de Retourwee vum Signalstroum? Ugeholl datt déi zwee opgedeelt Lännere iergendwann verbonne sinn (normalerweis en eenzege Punkt op engem Punkt), an deem Fall wäert den Äerdstroum eng grouss Schleif bilden. Den Héichfrequenzstroum, deen duerch déi grouss Loop fléisst, generéiert Stralung an héich Buedeminduktioun. Wann den nidderegen Niveau Analog Stroum duerch déi grouss Loop fléisst ass einfach duerch extern Signaler gestéiert ze ginn. Dat Schlëmmst ass datt wann d’Sektiounen an der Stroumquell matenee verbonne sinn, gëtt eng ganz grouss Stroumschleife geformt. Zousätzlech, Analog an digital Buedem verbonne mat engem laangen Drot bilden eng Dipolantenne.

De Wee an de Modus vum aktuellen Réckfluss op de Buedem ze verstoen ass de Schlëssel fir den Design vum Mixed-Signal Circuit Board ze optimiséieren. Vill Designingenieuren betruechten nëmme wou de Signalstroum fléisst, ignoréiert de spezifesche Wee vum Stroum. Wann d’Buedemschicht muss opgedeelt ginn a muss duerch d’Lück tëscht de Cloisonnementer geréckelt ginn, kann eng eenzeg Punktverbindung tëscht dem opgedeeltem Buedem gemaach ginn fir eng Verbindungsbréck tëscht den zwee Buedemschichten ze bilden an dann duerch d’Verbindungsbréck gefouert ze ginn. An dëser Aart a Weis, kann en direkten aktuellen Réckwee Wee ënnert all Signal Linn geliwwert ginn, doraus an engem klenge Loop Beräich.

Optesch Isolatiounsgeräter oder Transformatoren kënnen och benotzt ginn fir d’Signal ze realiséieren, déi d’Segmentatiounsspalt iwwerschreiden. Fir déi fréier ass et dat optescht Signal dat d’Segmentatiounsspalt spant. Am Fall vun engem Transformator ass et d’Magnéitfeld dat d’Partitionspalt spant. Differenziell Signaler sinn och méiglech: Signaler fléissen vun enger Linn eran a kommen zréck vun der anerer, an deem Fall si se als Réckflussweeër onnéideg benotzt.

Fir d’Interferenz vum digitale Signal zum Analog Signal z’entdecken, musse mir als éischt d’Charakteristike vum Héichfrequenzstroum verstoen. Héichfrequenzstroum wählt ëmmer de Wee mat der niddregster Impedanz (Induktioun) direkt ënner dem Signal, sou datt de Retourstroum duerch d’nächst Circuitschicht fléisst, egal ob d’Nopeschschicht d’Energieversuergungsschicht oder d’Buedemschicht ass.

An der Praxis ass et allgemeng léiwer eng eenheetlech PCB Partition an analog an digital Deeler ze benotzen. Analog Signaler ginn an der analoger Regioun vun all Schichten vum Board geréckelt, während digital Signaler an der digitaler Circuitregioun geréckelt ginn. An dësem Fall fléisst den digitale Signal zréck Stroum net an de Buedem vum Analog Signal.

Amëschung vun digitale Signaler op Analog Signaler geschitt nëmmen wann déi digital Signaler iwwerdroe ginn oder Analog Signaler iwwer déi digital Deeler vum Circuit Board geréckelt ginn. Dëse Problem ass net wéinst dem Mangel u Segmentatioun, de richtege Grond ass déi falsch Verdrahtung vun digitale Signaler.

PCB Design benotzt vereenegt, duerch d’digitale Circuit an Analog Circuit Partitur an adäquate Signal wiring, normalerweis kann e puer vun de méi schwéier Layout an wiring Problemer léisen, mä och net e puer Potential Ierger duerch Buedem Segmentatioun ëmmer. An dësem Fall gëtt de Layout an d’Partitionéierung vun de Komponenten kritesch fir d’Qualitéit vum Design ze bestëmmen. Wann richteg ausgeluecht, gëtt den digitale Buedemstroum op den digitalen Deel vum Board limitéiert a stéiert net mam Analog Signal. Esou wiring muss suergfälteg iwwerpréift a gepréift ginn fir 100% Konformitéit mat wiring Regelen ze garantéieren. Soss wäert eng falsch Signal Linn e ganz gutt Circuit Verwaltungsrot komplett zerstéieren.

Wann Dir analog an digital Buedempins vun A/D Konverter verbënnt, empfeelen déi meescht A/D Konverter Hiersteller d’AGND an DGND Pins op deeselwechten niddereg-Impedanz Buedem mat de kürzeste Leads ze verbannen (Notiz: Well déi meescht A/D Konverter Chips net den analogen an den digitale Buedem intern matenee verbannen, muss den analogen an den digitale Buedem iwwer extern Pins verbonne sinn), all extern Impedanz verbonne mat DGND wäert méi digital Geräischer an den Analog Circuit am IC iwwer parasitär koppelen Kapazitéit. No dëser Empfehlung musse souwuel den A/D Konverter AGND wéi och den DGND Pins un den analoge Buedem verbonne sinn, awer dës Approche stellt Froen op wéi ob d’Buedem Enn vum digitale Signal Entkupplungskondensator soll mam Analog oder Digital Buedem verbonne sinn.

Wann de System nëmmen een A / D Converter huet, kann de uewe Problem einfach geléist ginn. Wéi an der Figur 3 gewisen, ass de Buedem gespléckt an d’analog an d’digital Buedemsektioune sinn ënner dem A/D Konverter verbonnen. Wann dës Method adoptéiert ass, ass et néideg ze garantéieren datt d’Bréckbreet tëscht den zwee Site gläich ass mat der IC-Breet, an datt keng Signallinn d’Partitionspalt kann iwwerschreiden.

Wann de System huet vill A / D converters, Zum Beispill, 10 A / D converters wéi ze konnektéieren? Wann Analog an digital Buedem ënner all A / D Konverter verbonne sinn, wäert eng Multipoint Verbindung Resultat, an d’Isolatioun tëscht Analog an Digital Terrain wäert sënnlos sinn. Wann Dir net, verletzt Dir d’Ufuerderunge vum Hiersteller.

De beschte Wee ass mat enger Uniform unzefänken. Wéi an der Figur 4 gewisen, ass de Buedem gläichméisseg an analog an digital Deeler opgedeelt. Dëse Layout entsprécht net nëmmen d’Ufuerderunge vun den IC Apparat Hiersteller fir eng niddereg Impedanzverbindung vun Analog an Digital Buedem Pins, awer vermeit och EMC Probleemer verursaacht duerch Schleifantenne oder Dipolantenne.

Wann Dir Zweifel iwwer d’vereenegt Approche vum gemëschte Signal PCB Design hutt, kënnt Dir d’Methode vun der Grondschichtpartition benotzen fir de ganze Circuit Verwaltungsrot ze leeën an ze routen. Am Design sollt Opmierksamkeet bezuelt ginn fir de Circuit Board einfach ze verbannen mat Sprénger oder 0 Ohm Widderstanden, déi manner wéi 1/2 Zoll ausser am spéiden Experiment sinn. Opgepasst op d’Zonéierung an d’Verdrahtung fir sécherzestellen datt keng digital Signallinnen iwwer der Analog Sektioun op all Schichten sinn an datt keng Analog Signallinnen iwwer der digitaler Sektioun sinn. Ausserdeem sollt keng Signallinn d’Buedemspalt iwwerschreiden oder d’Lück tëscht de Stroumquellen trennen. Fir d’Funktioun vum Board an d’EMC Leeschtung ze testen, retest d’Funktioun vum Board an d’EMC Leeschtung andeems Dir déi zwee Stäck matenee verbënnt iwwer en 0 Ohm Widderstand oder Jumper. Wann Dir d’Testresultater vergläicht, gouf festgestallt datt a bal all de Fäll déi vereenegt Léisung superieur war wat d’Funktionalitéit an d’EMC Leeschtung am Verglach zu der Split-Léisung ugeet.

Wierkt d’Methode fir d’Land opzedeelen nach ëmmer?

Dës Approche kann an dräi Situatiounen benotzt ginn: e puer medezinesch Apparater verlaangen ganz niddereg Leckstrom tëscht Circuiten a Systemer verbonne mam Patient; D’Output vun e puer industriell Prozess Kontroll Equipement kann mat Kaméidi an héich-Muecht elektromechanesch Equipement verbonne ginn; En anere Fall ass wann de LAYOUT vun der PCB spezifesch Restriktiounen ënnerleien.

Et gi meeschtens separat digital an analog Muecht Ëmgeréits op engem gemëscht Signal PCB Verwaltungsrot datt kann a soll eng opzedeelen Muecht Fourniture Gesiicht hunn. Wéi och ëmmer, d’Signallinnen nieft der Stroumversuergungsschicht kënnen d’Lück tëscht de Stroumversuergung net iwwerschreiden, an all Signallinnen déi d’Spalt iwwerschreiden, mussen op der Circuitschicht nieft dem grousse Beräich sinn. An e puer Fäll kann d’analog Energieversuergung mat PCB Verbindungen entworf ginn anstatt engem Gesiicht Muecht Gesiicht Spaltung ze vermeiden.

Partition Design vun gemëscht Signal PCB

Mixed-Signal PCB Design ass e komplexe Prozess, den Designprozess sollt op déi folgend Punkte oppassen:

1. Deelt de PCB an separat Analog an digital Deeler.

2. Richteg Komponent Layout.

3. A / D Konverter gëtt iwwer Partitionen plazéiert.

4. Deelt de Buedem net. Den analogen Deel an den digitale Deel vum Circuit Board ginn eenheetlech geluecht.

5. An all Schichten vum Verwaltungsrot kann d’digitale Signal nëmmen am digitalen Deel vum Verwaltungsrot geréckelt ginn.

6. An all Schichten vun der Verwaltungsrot kann Analog Signaler nëmmen an der Analog Deel vun der Verwaltungsrot routes ginn.

7. Analog an digital Muecht Trennung.

8. Wiring soll net d’Lück tëscht de gesplécktem Stroumversuergungsflächen spanen.

9. D’Signallinnen, déi d’Lück tëscht de gespléckten Energieversuergung musse spanen, sollten op der Kabelschicht nieft engem grousse Gebitt sinn.

10. Analyséiert den aktuellen Wee an de Modus vum Äerdstroumfloss.

11. Benotzt richteg wiring Regelen.