Ki baze sou la Pkb Layout nan ekipman pou pouvwa, papye sa a entwodui pi bon metòd la Layout PCB, egzanp ak teknik yo optimize pèfòmans lan nan modil pouvwa switcher senp.

Lè w ap planifye layout ekipman pou pouvwa a, konsiderasyon an premye se zòn nan bouk fizik nan de bouk aktyèl yo chanje. Although these loop regions are largely invisible in the power module, it is important to understand the respective current paths of the two loops because they extend beyond the module. Nan bouk 1 yo montre nan Figi 1, aktyèl endepandan kondansasyon kontoune kondansasyon an (Cin1) pase nan MOSFET enduktè entèn la ak pwodiksyon kontoune kondansateur (CO1) pandan tan kondiksyon kontinyèl MOSFET-wo fen a, epi finalman retounen nan kondansasyon an kontoune D ‘.

Schematic diagram of loop in the power module www.elecfans.com

Figi 1 Schematic dyagram nan bouk nan modil pouvwa

Loop 2 is formed during the turn-off time of the internal high-end MOSFEts and the turn-on time of the low-end MOSFEts. Enèji ki estoke nan enduktè entèn la ap koule nan kondansasyon kontoune pwodiksyon an ak fen fen MOSFEts anvan yo retounen nan GND (al gade Figi 1). Rejyon an kote de pasan pa sipèpoze youn ak lòt (ki gen ladan fwontyè ki genyen ant pasan) se rejyon an ak aktyèl DI / DT segondè. D ‘kondansasyon an kontoune (Cin1) jwe yon wòl kle nan kap founi bay aktyèl la frekans segondè konvètisè a epi retounen aktyèl la frekans segondè nan chemen sous li yo.

Kondansasyon an kontoune pwodiksyon (Co1) pa pote anpil AC aktyèl, men aji kòm yon filtre-wo frekans pou chanje bri. Pou rezon ki anwo yo, D ‘ak pwodiksyon kondansateur yo ta dwe mete osi fèmen ke posib nan VIN respektif yo ak VOUT broch sou modil la. Jan yo montre nan Figi 2, enduktans ki te pwodwi pa koneksyon sa yo ka minimize pa fè fil elektrik la ant kondansateur yo kontoune ak VIN respektif yo ak PIN VOUT kòm kout ak lajè ke posib.

Figi 2 bouk SWITCHER senp

Minimize enduktans nan yon Layout PCB gen de gwo benefis yo. Premyèman, amelyore pèfòmans eleman nan fè pwomosyon transfè enèji ant Cin1 ak CO1. Sa asire ke modil la gen yon bon kontoune hf, minimize pik vòltaj endiktif akòz gwo DI / DT aktyèl. Li te tou minimize bri aparèy ak estrès vòltaj asire operasyon nòmal. Dezyèmman, minimize EMI.

Kondansateur ki konekte ak mwens enduktans parazit montre karakteristik enpedans ki ba nan frekans segondè, konsa diminye radyasyon ki fèt. Kondansateur seramik (X7R oswa X5R) oswa lòt kondansateur ki ba ESR yo rekòmande. Kondansateur D ‘adisyonèl ka sèlman antre nan jwe si kondansateur adisyonèl yo mete tou pre GND ak VIN fini. The Power module of the SIMPLE SWITCHER is uniquely designed to have low radiation and conducted EMI. However, follow the PCB layout guidelines described in this article to achieve higher performance.

Se sikwi aktyèl planifikasyon chemen souvan neglije, men li jwe yon wòl kle nan optimize konsepsyon ekipman pou pouvwa. In addition, ground wires to Cin1 and CO1 should be shortened and widened as much as possible, and bare pads should be directly connected, which is especially important for input capacitor (Cin1) ground connections with large AC currents.

PIN ki chita (ki gen ladan kousinen vid), opinyon ak pwodiksyon kondansateur, mou-kòmanse kondansateur, ak rezistans fidbak nan modil la yo ta dwe tout konekte ak kouch nan bouk sou PCB la. Ou ka itilize kouch bouk sa a kòm yon chemen retou ak aktyèl enduktans ki ba anpil e kòm yon aparèy dissipation chalè diskite anba a.

FIG. 3 Schema dyagram nan modil ak PCB kòm enpedans tèmik

Rezistans fidbak la ta dwe mete tou pre ke posib ak PIN FB (fidbak) modil la. To minimize the potential noise extraction value at this high impedance node, it is critical to keep the line between the FB pin and the feedback resistor’s middle tap as short as possible. Available compensation components or feedforward capacitors should be placed as close to the upper feedback resistor as possible. Pou yon egzanp, gade dyagram Layout PCB nan tablo done modil ki enpòtan yo.

For AN example layout of LMZ14203, see the application guide document AN-2024 provided at www.naTIonal.com.

Sijesyon Design Dissipation Chalè

Layout kontra enfòmèl la nan modil yo, pandan y ap bay benefis elektrik, gen yon enpak negatif sou konsepsyon dissipation chalè a, kote ekivalan pouvwa a gaye nan pi piti espas yo. To address this problem, a single large bare pad is designed on the back of the Power module package of the SIMPLE SWITCHER and is electrically grounded. Pad la ede bay trè ba enpedans tèmik soti nan MOSFEts entèn yo, ki tipikman jenere pi fò nan chalè a, nan PCB la.

Enpedans tèmik (θJC) soti nan junction semiconductor nan pake ekstèn nan aparèy sa yo se 1.9 ℃ / W. Pandan ke reyalize yon endistri ki mennen θJC valè se ideyal, yon valè ki ba θJC pa fè okenn sans lè enpedans tèmik la (θCA) nan pake ekstèn nan lè a twò gwo! Si pa gen okenn chemen ki ba-enpedans chalè dissipation bay lè a ki antoure, chalè a ap akimile sou pad la fè epi yo pa ka gaye. Se konsa, sa ki detèmine θCA? Rezistans nan tèmik soti nan pad fè nan lè a konplètman kontwole pa desen an PCB ak asosye koule chalè.

Koulye a, pou yon gade rapid nan ki jan yo desine yon PCB senp san najwar, figi 3 montre modil la ak PCB kòm enpedans tèmik. Paske enpedans tèmik ant junction a ak tèt pakè ekstèn lan relativman wo konpare ak enpedans tèmik ki soti nan junction nan pad an vid, nou ka inyore chemen an dissipation chalè θJA pandan estimasyon an premye nan rezistans a tèmik soti nan junction a lè ki antoure a (θJT).

Premye etap la nan konsepsyon dissipation chalè se detèmine ki kantite pouvwa yo dwe gaye. Pouvwa konsome pa modil la (PD) ka fasilman kalkile lè l sèvi avèk graf efikasite (η) pibliye nan tablo done yo.

Lè sa a, nou itilize kontrent tanperati a nan tanperati a maksimòm nan konsepsyon an, TAmbient, ak tanperati a junction rated, TJuncTIon (125 ° C), detèmine rezistans nan tèmik ki nesesè pou modil yo pake sou PCB la.

Finalman, nou itilize yon apwoksimasyon senplifye nan transfè chalè maksimòm konvektif sou sifas pkb (avèk najwar kwiv 1-ons ki pa domaje ak anpil twou koule chalè sou tou de etaj anwo ak anba) pou detèmine zòn plak ki nesesè pou dissipation chalè.

Apwoksimasyon zòn PCB ki nesesè yo pa pran an kont wòl jwe pa twou dissipation chalè ki transfere chalè ki soti nan kouch metal an tèt la (pake a konekte ak PCB a) nan kouch metal anba a. Kouch anba a sèvi kòm yon dezyèm kouch sifas nan ki konveksyon ka transfere chalè nan plak la. Yo ta dwe itilize omwen 8 a 10 twou refwadisman pou apwoksimasyon zòn tablo a valab. Rezistans nan tèmik nan koule nan chalè apeprè pa ekwasyon sa a.

Apwoksimasyon sa a aplike nan yon tipik nan twou nan 12 mils dyamèt ak 0.5 oz lateral kòb kwiv mete. Kòm anpil twou koule chalè ke posib yo ta dwe fèt nan zòn nan tout anba a pad an fè, ak sa yo twou koule chalè yo ta dwe fòme yon etalaj ak yon espas de 1 a 1.5mm.

konklizyon

Modil la pouvwa SWITCHER senp bay yon altènativ a desen ekipman pou pouvwa konplèks ak kouman PCB tipik ki asosye ak konvètisè DC / DC. Pandan ke defi Layout yo te elimine, kèk travay jeni toujou bezwen yo dwe fè yo optimize pèfòmans modil ak kontoune bon ak konsepsyon dissipation chalè.